Устройство для исправления ошибок

 

Цель изобретения - повышение достоверности устройства. Устройство содержит запоминающий блок, буферный накопитель, генератор синдромов, накопитель синдромов, дешифратор ошибок и блок сумматоров по модулю два. В устройство введены элементы ИЛИ и блок ключей, в вычислитель локаторов и значений ошибок введены четвертый - шестой преобразователи кода, третий блок памяти, первый и второй триггеры, второй элемент И и второй дешифратор.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН

091 01) (51)5 Н 03 И 13/00

)С

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И (ЛНРЦТИЯМ

ПРИ ГННТ СССР (21) 39526 13/24-24 (22) 22.07. 85 (46) 23 ° 03, 90. Бюл. М- 11 (72) В,А,Зиновьев, В.В.Зяблов, Б.A. Савельев Н.И.Басманова (SU)

С.M.Додунеков, В. И. Геор гнева, П.А.Попов и В.Б.Стайнов (ВС) (53) 681. 325. 63 (088. 8) (56) Патент С111А Ф 4142174, кл, G 06 Р 11/12, апублик. 1979.

Авторское свидетельство СССР

У 1216832, кл, Н 03 И 13/00, 1984. (54) (57) УСТРОЙСТВО ДЛЯ ИСПРАВЛЕНИЯ

01ЦИБО1(, содержащее запоминающий блок, входы которого подключены к первым информационным входам буферного накопителя и входам генератора синдромов, выходы которого соединены с входами накопителя синдромов, выходы которого подключены к входам дешифратора ошибок и информационным входам вычислителя элементарных симметрических функций, выходы буферного накопителя соединены с первыми входами блока сумматоров па модулю два, выходы которого подключень1 к вторым информационным входам буферного на— капителя, первый выход дешифратора ошибок соединен с управлякяцим входом вычислителя элементарных симметрических функций, вычислитель локаторов и значений ошибок, ж1полненный на счетчике, первом, втором и третьем преобразователях кода, первом и втором блоках памяти, первом и втором мультипленсорах, перемножителе, группе триггеров, группе сумматоров по модулю два, первом дешифраторе, кольцевом регистре сдвига, первом элементе

И и элементе НЕ, вход которого под.ключен к шине ноевоro потенциала, первый вход первого элемента И подключен к тактовому входу устройства, выход первого элемента И соединен с са счетным входом счетч111а, выходы которого подключены к входам первого дешифратора и первого и второго преобразователей кода, первые и вторые выходы первого преобразователя кода подключены к адресным и управлянзцим входам аатветственно гервога и второго блоков памяти выходы перва го блока наr чти соединены с соответствующими:Iej вич гы1м ипформа1 иан:ы» входами первого м. льтиплексора и и BpBbIMH упр авляющи."1и Входам буфер но га накопителя . выходы второ га блока памяти подключены к соответствующим первым инйормацно11ным входам второго мульти, .кс.-.ра и вторым входам блока сум1.зторсз по -:эдулю два., первые и вторые выходы второго 1:-..еобразавателя кода саедине11 с а».росными входами соответственно первого и второго мультиплексоров, выходы которых подключены к одноименвым входам перемножителя, выходы катарогс подключены к С вЂ вход соответствующих триггеров группы, инверсный выход каждого триггера группы соеб"-.1нен с его П-входом, прям1е выходи триггеров группы подключены к соответствующим информационным входам блоков памяти, выход элемента HF. соединен с вторыми информационж1ми входами мультиплексоров, выход каждого сумматора по модулю два группы, кроме паследяега. соединен с первым входам последующего сумматора по модулю два группы, третьи информационные входы первого мультиплексора подклю1552381 иены соответственно к шине нулевого потенциала, первому входу первого сумматора по модулю два группы и выходом всех сумматоров по модулю два группы, выходы кольцевого регистра сдвига и третьего преобразователя кода подключены соответственно к третьим и четвертым информационным входам второго мультиплексора, о т — 10 л и ч а ю щ е е с я тем, что, с целью повышения достоверности устройства, в него введены элементы ИЛИ и блок ключей, в вычислитель локато- ров и;значений ошибок введены четвер- 5 тый-шестой преобразователи кода> третий блок памяти, первый и второй триггеры, второй элемент И и второй дешифратор, входы которого и первые входы кольцевого регистра сдвига 20 объединены и подключены к выходам триггеров группы, выход первого дешифратора подключен к первому входу второго элемента И, выход которого соединен с установочным входом счет- 25 чика, выход второго дешифратора под" ключен к S-входу второго триггера,,прямой выхоц которого соединен с вторым входом второго элемента И, вход обнуления счетчика и R-входы ЗО первого и второго триггеров объединены и подключены к входу "Сброс" устройства, входы четвертого, пятого и шестогс преобразователей кода подклк чены к выходам соответственно пер" вого и второго блоков памяти и счетчика, выходы четвертого преобразователя кода подключены соответственно к первому входу первого и вторым входам всех сумматоров по модулю два 40

Изобретение относится к вычислительной технике и может использоваться в системах хранения, передачи и обработки информации, Цель изобретения — повышение дос— товерности декодирования, На фиг, 1 приведена стр уктурная схема устройства для исправления ошибок," на фиг,2 — функциональная схема вычислителя локаторов и значе55 ний ошибок.

Устроиство для исправления ошибок содержит запоминающий блок 1, буферный накопитель 2, блок 3 сумматоров группы и к четвертым информационным входам первого мультиплексора, выходы третьего блока памяти и пятого преобразователя кода соединены с пятыми информационными входами соответственно первого и второго мультиплексоров, выход первого триггера соединен с вторым входом первого элемента И, первые выходы шестого преобразователя кода соединены с вторыми входами кольцевого регистра сдвига вторые выходы шестого преобразователя кода подключены к вторым управляющим входам вы ыслителя элементарных симметрических функций, управляющий выход которого соединен с S-вхоцом первого триггера выыслителя локаторов и значений ошибок, первые и вторые информационные выходы вычислителя элементарных симметрических функций подключены к шестым информационным входам соответственно первого и второго мультиплексоров, вычислителя локаторов и значений ошибок, третий выход первого преобразователя кода вычислителя локаторов и значений ошибок и второй выход дешифратора ошибок соединены с входами элемента

ИЛИ, выход которого подключен к управляюшему входу блока ключей, второму управляющему входу буферного накопителя и является контрольным выходом устройства, информационные входы блока ключей подключены к выходам бло.ка сумматоров по модулю два, выходы блока ключей являются соответс"вующими информационным выходами устройства, по модулю два, генератор 4 синдромов, чакопитель 5 синдромов, дешифратор 6 ошибок, вычислитель 7 элементарных симметрических функций, вычислитель 8 локаторов и значений ошибок, элемент ИЛИ 9, блок 10 ключей, информационные выходы 11 и контрольный выход 12„

Вычислитель 8 локаторов и значений ошибок (фиг.2) выполнен на первом и втором триггерах 13 и 14, первом и втором элементах И 15 и 1б, счетчике 17 элементе HE 18, первом и втором мультиплексорах 19 и 20„перемно--.

5 155238! 6 жителе 21, группе триггеров 22, пер- Сигнал "Ошибка" дает разрешение вом, втором и третьем блоках 23 — 25 для работы вычислителя 7, в котором памяти, кольцевом регистре 26 сдви- определяется кратность 1 исправляемых га, первом — шестом преобразователях 5 ошибок. Если 1 ) 3, то принятый блок

27 — 32 кода, группе сумматоров 33 по информации потребителю не выдается, модулю два, первом и втором дешифра- При 1 3 в вычислителе 7 определяютторах 34 и 35. На фиг.2 обозначены ин- ся элементарные симметрические функформационные входы 36 и 37, управляю- ции G< по рекуррентному соотношению щий и тактовый входы 38 и 39,; вход 40 10

"Сброс", управляющие выходы 41, икфор— мационные и контрольный выходы 42— $1 + С1 Я + + i + ° + с а-1 S j+ +

44, Первые и вторые выходы первого преобразователя 27 кода содержат управляющие цепи (запись и считывание) и адресные цепи, так как первый и второй блоки 23 и 24 памяти являются оперативно запоминающими устройствами. Выходы 41 включают в себя цепь считывания и адресные цепи, 8, 2 (m-а1

+ (g 01 +ввв+ pq g OC

Q (Yn-Ч\

55 поскольку Ф Таким образом. возведение в квадрат означает циклический сдвиг элемента на один разряд вправо. Аналогично извлечение квадратного корня означает цикличесПреобразователи 27 — 32 кода могут быть выполнены на постоянных запоминающих устройствах, Вычислитель 7 помимо вычисления элементарных симметрических функций

6, выполняемого так же, как и в известном устройстве, производит по адресу, задаваемому преобразователем

32, подключение на входы 37 соответствующего синдрома S„.

Устройство для исправления ошибок работает следующим образом, Закодированный корректирующим (n,Ê)-кодом блок данных списывается из блока 1 и записывается в буферный накопитель 2 и генератор 4 синдромов, где длина кодового блока в элементах поля Я"(2™), К вЂ” длина информационной части блока, ш — разрядность элемента поля. В генераторе 4 путем деления на составные части порождающего полинома 8(х) = (х+1)(х+Ы) {х+

+0 ) (х+Ы) (х+0 } получают синдромы

S „, 8 „,...,Я ошибок, которые записываются в накопитель 5 синдромов. На выходах накопи геля 5 подключен дешифратор б ошибок, который представляет из себя элемент ИЛИ. Если при делении получается остаток, то он содержит хотя бы одну двоичную 1, Тогда на первом выходе дешифратора 6 появляется сигнал "Ошибка", Если же

S =- S S = О, то на втором вью ходе дешнфратора 6 появляется сигнал

Нет ошибок и кодовый блок этим, сигналом считывается из буферного накопителя 2 через открытый блок 10 ключей потребителю, 15 Полученные з качения G G G (предположим, что возникли трехкратные ошибки) подаются в вычислитель 8.

Сигналом на входе 38 разрешается работа вычислителя 8, В начале опишем процесс работы и преобразований принятых символов, каждый из которых содержит ш бит в Щ поле Галуа GF(2 ) . .Все символы поля

СР(2" ) можно представить в виде степеней примитивного элемента oC . Если примитивные элементы oL о, Ы, Ы,..., 8 щ-4 являются линейно независимыми над GF(2), то оки образуют нормальный бази" „В таблицах неприводи:.ых мкогочленов можно выбрать прими30 тивьый многочлен соответств лощей степени, корни которого ь. линейно, g независимы, где i = 0,1,2...,,га-1, г

Тогда произволь ьй элемен":. (Е СГ(2

35 может быть представлен как некоторая степень элемента с6 и в виде разложения по нормальному б".çèñó

Представление элементов в виде разложения по нормальному базису удобно при возведении в степень вида 2 и извлечении m-1 корня. Например, если элемент )" = (р, + (, k + g Q

Р вознести в квадрат то получают (= (,ы) .-(ZK,û ) + (у ) +...+

+(- Ы ) =II -,<+g.ü . +g, +

1552381

+ U

К

Если- обозначить

1 то

К

Ц + U + "

= О.

+ 9x+ С, где С = х<+ х2+ х

< (5) 15

20 (2) ц +Ц+К = О, (3) С + С С2 где К =—

2) (4) кий сдвиг элемента на один разряд влево, Сущность способа и работу устройства рассмотрим при исправлении трехкратных ошибок, на наличие которых указывает вычислитель 7. Для нахождения локаторов ошибок х,, х, х нужно решить кубическое уравнение

G(z) = (х+х»)(х+х )(х+х ) = х + G,õ +

С2- х„хд+ х, х + Х2хэ, Сз- х х2хъ

Корни уравнения х + G õ + G х +

+ G> О и являются локаторами х

Ф х 2 и х Ошибок, Путем замены х = G» + г приходят .к ур ав нению

z+ (С,+ С)г+ (С,+ С,С,) -О, 2 (1) 2

Проверяют равенство G + G = О.

Если оно удовлетворяется, то решают уравнение

При m четном поле СР(2 ) содержит все корки третьей степени из 1, поэтому требуется определить только один корень z» последнего уравнения. .Остальные корни равны. 2m-1(З . 2 — 1(З вЂ” г = zg

Подставляя их в уравнение х = Gf+ z, находят х», х2 и Х, При С,+ Сг+ о

Я в уравнении (2) делают замену z =

»(2

= 4 P (С » + С ) и получают уравнени е

Производят еще две замены с =

1 3

= д + Я и (д .= 1 . В результате получают уравнение 32 + К1 + 1 = О, которое приводится к каноническому виду заменой 1 = Кц» . В результате получают око нчат ел ьно получают

При m четном требуется опреде10 лить только один корень последнего уравнения, который равен (О,,,, + ((2,..., + +

+о ос,+) )у где (, — разряды элемента поля (Т(2 ) .

По U»

Остальные корни, поскольку поле

GP(2 ) содержит корни третьей степени из единицы, равны

-1Н а

2 1

По корням CD,, CD Иz находят корни х», х, х исходного уравнения

Зо х;= С,+(С,+ G) {Ы,+Са, ), (6) 35

Эти корни и являются локаторами ошибок. Итак, локаторы х», х и х ошибок определяются в вычислителе 8, работу которого рассматривают при ш = 8. По сигналу на входе 38 в вычислителе 8 срабатывает триггер 13 который открывает элемент И 15 и на счетчик 17 подаются тактовые импульсы с входа 39, g5

Расчет начинается при проверке равенства С + С = О. На первом такте состоянйе счетчика 17 попадает на преобра зователи 28 и 32, Преобразователь 28 подключает на первые входы перемножителя 21 через мультиплексор 19 входы 36, а на вторые входы через мультиплексор 20 — выход элемента НЕ 18, Преобразователь 32 по своим выходам 4

41 подает в вычислитель 7 адрес, по которому записана величина G» и сигнал ее считывания. В результате на первые входы перемножителя 21 поо дается величина G на вторые — М

9 1552381 — 1, Поэтому на выходе перемножителя о

21 получают величину aL С, = G<, которая записывается на триггеры 22 групгь<, Триггеры 22 работают в режиме счета по модулю два, для чего инверсный выход каждого из них соединен со своим С-входом, На втором такте величина С < переписывается с триггеров 22 группы в блок 24 с помощью сигнала записи и по адресу, задаваемым с вторых выходов преобразователя 27, На третьем такте преобразователь 28 подключает через мультиплексор 20 на вторые входы перемножителя 21 выходы блока

24, на который подается одновременно сигчал считывания преобразователя .27, а на первые входы остается подключенной величина G Преобразователь

32 считывает из вычислителя 7 величину G< которая и подается на первые входы перемножителя 21, на вторые входы которого из блока 24 списывается величина С . На выходах перемножителя 21 получено произведение

G„ G„ = С„ которое записывается на

Е триггеры 22 группы.

На четвертом такте лреобразователь 32 подает на первые входы перемножителя 21 величину -С, а преобразователь 28 подключает на его вторые входы величину оа, Полученное произведение < + G =.G складыва-.

О

2 2 ется по модулю два с величиной С„ хранящейся на триггерах 22 группы, В результате получают сумму С, + С .

На . следующем:такте (пятом) про в еряют состояние триггеров 22 группы с

2 помощью дешифратора 35. Если G „+

+ G = О, то сигналом с выхода дешифратора 35 триггер 14 устанавливается в единичное состояние, Содержимое триггеров 22 группь: записывается с помощью сигнала с первого выхода преобразователя 32 в регистр 26.

10 адресу величина

А — — — — ——

{С + С) < 2

Далее осуществляется вычисление

G + С< G . На шестом такте преобразоЪ ватель 32 списывает из вычислителя

7 величину С, и подает ее на первый

3 вход перемножителя 21, а преобразователь 28 подключает на вторые входы перемножителя 21 через мультиплексор

20 выход элемента НЕ 18, т.е. величину 0L.,На выходах перемножителя 21

О, получают величину Ы С = G» которая на седьмом такте переписывается в блок 24, Далее на восьмом и девятом тактах аналогично предыдущему вычисляют значение G> + G,<., которое на десятом такте записыва-. ется в блоки 23 и 24, Предположим вначале что G +

2.

1 .1

+ G $ О и необходимо определить локаторы ошибок через уравнение (3), Величина С, + С была записана в регистр 26, ее нужно преобразовать в

2 значение (С, + G ) . На одинна цатом такте с преобразователя 32 по второй цепи на соответствующий управляющий вход регистра 26 подается сигнал сдвига влево, в результате чего в регистре 26 получают величину

Поэтому на двенадцатом такте преобразователь 28 подключает на первые входы перемножителя 21 через мультиплексор 19 выход элемента НЕ 18, а на вторые входы — выходы регистра 26.

В результате на триггерах 22 группы будет записана величина (.G, + G2) . которая с помощью сигнала с выходов преобразователя 27 на тринадцатом

30 такте записывается В блок 23. Операция деления в формуле (4) заменяетс.= на операцию умножения и олчсвременн ° возведения (С; + G,,) в куб. Зтс осуществляется с помощью -ipea5pso" вателя 29, Значение < С -:- G.) „за,2,

35 о < 2 Р писаннОе В регистр ". 26 явля тся адресом для преобразователя 29, в ре-зультате чего на выходах посл днего

1 появляется записанная в нем пс этому

45 На четырнадцатом такте на перльье входы перемножителя 21 подключаются

Выходы блока 23, а на вторые входы -. выход преобразователя 29. Преобразователь 27 считывает из блока 23 и

5О подает на перемнсжитель 21 величину

G9+ С< С2 а HG Вторые ВхОды перемнО жителя 21 подается величина А, В результате на выходах перемножитечя 21 будет получена величина К, которая записывается на группу триггеров 22 и на пятнадцатом такте переписывается в блоки 23 и 24, Дальше необходимо получить величи=

2 ну = 1/К . Ha шестнадцатом такте

155 преобразователь 28 подключает на пер Вые и вторые входы перемножителя 21 соответственно Выходы блоков 23 и 24, преобразователь 27 списывает из этих блоков величину К, Таким образом, на

Выходах перемн-жителя 21 получают величину К „ которая записывается

2 на группу триггеров 22 и на семнадцатом такте переписывается В блок 23, На,. следующем восемнадцатом такте цреобразователь 28 подключает на пер1

Вые входы перемножителя 21 шину, со ержащую 0 по первой цепи, второй выход преобразователя 30 по второй цепи и йа-2 выходных цепей. группы сумматоров 33 по модулю два, а на вторые входы — Величину К иэ блока 24.

Преобразователь 27 сигналом со своей

Первой Выходной шины списывает иэ

Е блока 23 величину К, которая яв-Ляется адресом для преобразователя

30, по которому в нем записана величина 1/К = (, Эта величина, за

2 исключением первого разряда, подаетСя на группу сумматоров 33 по модулю Ыа,-содержащую тп-2 сумматоров..

В результате на первые входы пеь ремножителя 21 будет подана величина

0.1, полученная в соответствии с формулой (5), а на вторые входы из блока 21 — Величина К, На выходах перемножителя 21 получают величину K U<, которая на девятнадцатом такте пере1 йисывается в блок 24.

Дальше получают величину (r3 . На двадцатом такте преобразователь 28 подключает на первые входы перемножиФеля 21 величину, а на вторые

Входы — выходы преобраэователч 31.

Преобразователь 27 сигналами с вторых Выходов выбирает иэ блока 24 величину К U которая "-адает адрес для преобразователя 31, по которому запи ( сана величина -1KU =M, В результате на вторые Входы перемножителя 21 подается („>, и на его Выходах полувеличину М Q = Ю,, которая записывается на триггеры 22 груп:ы, Яа двадцать первом такте Сд переписывается в блок 23 и остаетея на триггерах 22 группы, На двадцать втором такте на первые входы перемножителя

21 подкпючаются выходы преобразовате.пя 30, о на вторые Входи — величина

Преобразователь 27 выбирает из блока 23 величину Q,, которая обеспечивает получение на выходах преоб12

2381

Я =- KU "4 1Г as которое записывается на триггеры 22 группы. На двадцать восьмом такте величина Я записывается в блоки 23 и 24 и остается на триггерах 22, Дальне локатор х, величина сд u локатор х > вычисляются аналогично, Всего на это тратится вместе с записью их в блок 23 двенадцать тактов, Таким образом, после сорокового такта локаторы х, х и х оказываются записанными в блоке 23, В том случае, когда G + Gn 0 корень а< находи ся Hs уравнения (2).

На пятом такте дешифратором 35 прове-. ряется состояние группы триггеров 22.

55 разователя 30 величины l/M,, Ha Выходах перемножителя 21 получают величину 1/И,, которая складывается по модулю дВа с Вели нинон (13,, эаписяннОи, на триггерах 22 группы, Полученная сумма Я, + l/Я, на двадцать третьем такте переписывается в блок 24, Локатор х ошибок получают путем

1 вычисления по формуле (6), Величина (1 а . 1/

С, + Ь ) хранится В блоке 23. На двадцать четвертом такте преобразователь 28 подключает выходы блоков

23 и 24 соответственно на первые и

1 вторые входы перемножителя 21, а преобразователь 27 выбирает из них величины Q), + 1/G3 и (G, + С ), Укаэанные величины перемножаются и записываются на триггеры 22 группы, После этого на дввдцать пятом такте из блока 24 выбирается и подается на первые входы перемножителя 21 величина G,, a на вторые входы преобразователь 28 подключает величину М,, Полученная на выходах перемножителя 21 величина G< складь вается с содержимым триггеров 22 группы, в результате величина х на двадцать шестом такте переписывается В блок 23.

ЗО

Для нахождения х требуется вычислить величину СО< которая при ш = 8 равна Я. = у, Ы, Величина

65 фу

Ф записана в блоке 25, а величина

KU l — В блОке 24 поэтОму на двадцать седьмом такте преобразователь 28 подключает выходы блока 25 на первые входы перемножителя 21, а выходы блока 24 — на вторые входы, В результат те на выходах перемножителя 21 получаI ют произведение

14

13

1552381

Если они находятся в нулевом состоянии, т,е, G + G = О, то триггер

14 устанавливается в единичное состояние. После этого рассчитывается величина С, + С, С, которая на десятом такте записывается в блоки 23 и 24.

На этом же такте состояние счетчика

17 выделяется дешифратором 34, сигнал с выхода которого проходит через от-, крытый элемент И 16 и переводит счетчик 17 в состояние сорок один, Имен но с этого состояния начинается определение z,, Величина С + G,G списывается из блока 24 сигналом с 15 преобразователя 27 и проходит на преобразователь 31, с выходов которого

3 величина С + Г,G попадает на вторые входы перемножителя 21, При 20 этом на первые его входы подается о величина Ы, Таким образом, на триггеры 22 группы будет записана величина е °

На сорок втором состоянии счетчика 17 (это соответствует двенадцатому такту с начала счета) преобразователь 27 списывает из блока 23 и подает на первые входы перемножителя 21 величину С, а на его вторые входы преобразователь 28 подключает величину сС . Величина С складывается с содержимым триггеров 22 группы и в результате будет получен первый локатор х = -„+ z, который на сорок третьем состоянии счетчика 17 записывается в блок 23, Величины

z< и z> получают так же, как и И, После этого вычисляют х и х

Расчеты и запись х, хз в блок 23 . занимают 6 тактов и заканчиваются на сорок девятом состоянии счетчика 17, Теперь требуется определить по локаторам х, ошибок и синдромам S1 ния (p, ошибок. Их определяют с помощью следующих формул: -1

С Е 8 -Е у„ .1 1 С„ х

Е-а где 1 t, G30 и G1= С",— х С где G — элементарные симметричесli кие функции от локаторов ошибок.

При вычислении трех значений ошибок эти формул1I для (f принимакт Впп

Гтлд Sz + Gh

G х + С x + G х, I 11 12

С,= G<1+ х„ (8)

В начале определяют G „ и G,z по формулам (8) ° Величины x„, х и х записаны с блока 23, à G u

G — в вычислителе 7, Расчеты начи,ляются с пятьдесят первого состояния счетчика 17, При этом преобразователь

23 подключает через мультиплексор

19 на первые входы перемножителя 21 входы 36, а на его вторые входы выход элемента НЕ 18. Преобразователь

32 выбирает из вычислителя 7 величину С,, а с подключается на вторые о входы перемножителя 21, Результат умО ножения о G = С, записывается на триггеры 22 группы, Аналогично происходит выбор из блока 23 и умножение

О на локатора х <, Локатор х, складывается с G(на триггерах 22 группы и полученная величина G< ""-аписыва<1 ется в блоки 23 и 24, Аналогично определяется по формулам (8) С „ и записывается в те же блоки 23 и 24.

После этого приступают к вычислению ц,, при этом в начале определяют числитель, а затем знаменатель формулы (7) . Для нахождения .числителя синдром S, S и S списывают из вычислителя 7 через входы 37 и мультиплексор 20 на вторые входы перемножителя 32, который задает адреса считываемых синдромов Б,. При расчете числителя величины С „, и С„ берутся из блока 23. Расчет числителя производится аналогично предыдущему и результат записывается в блок 24, Знаменатель выражения (7) вычисляется аналогично, при этом G << и G1< берутся из блока 24, а х — из блока 23, Значение знаменами еля записывается в блок 23, Теперь числитель необходимо разделить на знаменатель, поэтому числитель из блока 24 через вход мультиплексора 20 подается на вторые входы перемножителя 21, а знаменатель из блока 23 через преобразователь 30 и мультиплексор 19 подается на первые входы перемножителя 21. Fcl5 l 5523 ли:значение знаменателя обозначить через а, то на выходе преобразователя

30 получают величину 1/а, которая и умножается на числитель. В результате на выходах перемножителя 21 получают значение Ц,, которое записывается на группу 22 триггеров, а затем в блок 24. Остальные значения» (д и (. получают и записывают и блок 24 аналогично

Следовательно, локаторы s, x и х ошибок записаны в блок 23, а значения ®, р и Ц - в блок 24, Затем величина х являнлцаяся адресом искаженного элемента с помощью

cHfHBJIoB с первых выходов преобразователя 27 списывается из блока 23 и подается на буферный накопитель 2, в результате искаженный элемент с 20 адресом х подается на блок 3 сумма.—

4 торов по модулю. два, на вторые входы которых преобразователь 27 сигналом с вторых выходов списывает из блока

24 значение Ц,, Нри сложении разрядов 25 искаженного элемента с Ц, происходит

81 !6 исправление, и исправленный элемент записывается вновь в буферный накопит иь 2 по тому же адресу. Аналогично происходит исправление и остальных двух элементов кодового блока, Поскольку после исправления элементы записываются по.прежнему адресу, то порядок расположения элементов в кодовом блоке ие нарушается, После исправления всех ошибок сигнал с третьего выхода преобразователя 27 проходит через элемент ИЛИ 9, открывает блок 10 ключей и считывает с буферного накопителя 2 информа-ционную часть кодового блока. При возникновении двухкратных ошибок что определяется в вычислителе 7) аналогично локаторы ошибок х и х находятся путем решения квадратного уравнения 9 + К-) + 1 = О, а нри однократной ошибке х = G .

Таким образом, в устройстве обеспечивается исправление трех ошибок, чем и обеспечивается повышение достоверности декодирования.!

55230!

Составитель О, Ревинский

Редактор Л,Зайцева Техред А.Кравчук

Корректор С, Черни

Заказ 575 Тираж 665 Под пи сно е

ВЯИИПИ Гбсударственного комитета по изобретениям и открьням при ГКНТ СССР

113О35, Иосква, Ж-35, Раушская наб,, д. 4/5

Производственно-издательский комбинат "Патент", г. ужгород, ул. Гагарина, 101