Устройство приоритета

 

Изобретение относится к вычислительной технике, в частности к устройствам управления обменом информации, и может быть использовано для доступа нескольких источников к общему ресурсу. Цель изобретения - расширение области применения устройства путем обеспечения возможности его работы в системах обмена с общим ресурсом, цикл обмена с которыми состоит из двух операций. Устройство содержит блок 14 приоритета, а в каждом канале 1 - элементы ИЛИ 2, 5, 13, триггеры 3, 4, 6, 10, 12, элементы задержки 7, 8, элементы И 9, 11. Изобретение позволяет создавать мультимикропроцессорные системы с общим ресурсом памяти за счет введения в устройство схемы приоритета. При этом запросы обслуживаются не по жесткому приоритету, а по мере их поступления. При этом в устройстве формируются на выходе сигналы опроса, распределенные во времени, что позволяет устранить срабатывание двух или более каналов одновременно. 1 з.п. ф-лы, 2 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (51) 5 С 06 Р 9/46

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А BTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

flO ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (21) 4461553/24-24 (22) 18 ° 07.88 (46) 23.05.90. Бюл. ¹ 19 (72) А.И.Горбунов, А.И.Ляхов, И.В.Силаев и Э.В.Щенов (53) 681.325(088.8) (56) Авторское свидетельство СССР №- 1049909, кл. Г 06 Р 9/46, 1982.

Авторское свидетельство СССР № 1315976, кл. G 06 F 9/46, 1985. (54) УСТРОЙСТВО ПРИОРИТЕТА (57) Изобретение относится к вычислительной технике, в частности, к устройствам управления обменом информации, и может быть использовано для доступа нескольких источников к общему ресурсу. Цель изобретения — расширение области применения устройства

„„SU„„1566350 А 1

2 путем обеспечения возможности его р»боты в системах обмена с общим ресурсом, цикл обмена с которыми состоит из двух операций. Устройство содержит блок 14.приоритета, а в каждом канале 1 — элементы ИЛИ 2,5,13, триггеры

3,4,6,10,12, элементы задержки 7,8 элементы И 9,11. Изобретение позволяет создавать мультимикропроцессорные системы с общим ресурсом памяти за счет введения в устройство схемы приори— тета. При этом запросы обслум ваются не по жесткому приоритету, а по мере их поступления. При этом в устройстве формируются на выходе сигналы опроса, распределенные во времени, что позволяет устранить срабатывание двух или более каналов одновременно. 1 з.п. ф-лы, 2 ил.

1566350

Изобретение относится к вычислительной технике, в частности к устройствам управления обменом информации, и может быть использовано для доступа нескольких источников к общему ресурсу.

Цель изобретения — расширение области применения устройства путем обеспечения возможности его работы в системах обмена с общим ресурсом, цикл обмена с которыми состоит из двух операций.

На фиг.1 показана схема устройства приоритета; на фиг.2 — схема блока приоритета.

Устройство приоритета содержит каналы 1., содержащие каждый элемент И-ИЛИ 2, триггеры 3 и 4, элемент ИЛИ 5, триггер 6, элементы 7 и 8 задержки, эле- 2О мент И 9, триггер 10, элемент И 11, триггер 12, элемент ИЛИ 13. Устройство также содержит блок 14 приоритета, входы, 15 запросов, входы 16 началь.ной установки, входы 17 запуска, ответные входы 18, входы 19 опроса, входы 20 разрешения записи, выходы 21 и тактовые входы 22 и 23.

Блок приоритета содержит передатчики 24, элемент И 25, приемник 26, ВО триггер 27, элемент И-НЕ 28, дешифратор 30.

Устройство приоритета работает ,следующим образом.

Б исходном состоянии после вклю35 чения питания по сигналу начального установа, поступающему на входы 16 устройства, триггеры 3,4,6,10 и 12 устанавливаются в нулевое состояние.

Так как триггер 12 устанавливается в нулевое состояние, то выходы передатчиков 24 блока приоритета. в исход-ном состоянии находятся в единичном состоянии. На входах 22 и 23 устройства присутствуют тактовые частоты.

На информационном входе триггера 27 в исходном состоянии — логический нуль, а значит, триггер 27 блокировки также в нулевом состоянии. Зто

5О приводит к тому, что на выходе элемента И-HE 28 присутствует тактовая частота с входа 22, так как на первом входе элемента И-НЕ 28 присутствует сигнал с инверсного выхода триггера

27, Таким образом, в исходном сос55 тоянии на выходах блока 14 приорите га присутствуют сигналы опроса канаJIOB 1 .

Предположим, что одновременно на два. канала поступает сигнал запроса (на. входы 15 устройства).

Запросы поступают на установочный вход триггера 6. Значит, два триггера 6 в каналах устанавливаются по сигналам запроса в единичное состояние. На входы l7 должна быть подана логическая единица. Тогда по передне" му фронту сигнала опроса с первого выхода дешифратора 30 устанавливается в единичное состояние сначала триггер 12 первого канала..

После того, как установится в единичное состояние триггер 12 первого канала, на информационном входе триггера 27 устанавливается логическая единица, а затем по сигналу тактовых частот с выхода элемента И 25 триггер 27 устанавливается в единичное состояние. Инверсный выход. триггера

27 запрещает прохождение тактовой частоты на выход элемента И-НЕ 28, а значит, на соответствующем выходе блока 14 устанавливается единичное состояние, а счетчик 29 устанавливается в следующее состояние. После этого на соответствующий выход 21 выдается сигнал разрешения работы с общим ресурсом, Б конце выполнения каждой функции на входе 18 присутствует сигнал о завершении функции.

Триггер 10 устанавливается в единичное состояние только после окончания выполнения второй функции, так как триггер 3 устанавливается в единичное состояние только по приходу сигнала с входа 19.

После того, как установится в единичное состояние триггер 10, на выходе элемента И 11 формируется импульс, который через элемент ИЛИ 13 поступает на вход сброса триггеров 12.

Триггеры 12 и 3 первого канала устанавливаются в нулевое состояние. На тактовой частоте устанавливается в нулевое состояние триггер 27, так как на первом присутствует логический нуль. После этого на втором вьгходе блока 14 формируется импульс„ который теперь уже устанавливает триггер 12 второго канала в единичное состояние. Далее устройство работает аналогично.

1566 3 О

Формула изобретения устройство приоритета содержащее блок приоритета, каналы, а в каждом канале — два триггера и два элемента И, причем каждый запросный вход устройства соединен с единичным входом триггера одноименного канала, прямые выходы триггеров каналов соединены: с информационными входами блока приоритета, каждый выход группы выходов которого соединен с первым входом первого элемента И одноимен-, ного канала, выход первого элемента

И каждого канала соединен с такто10 I 5 вым входом второго триггера своего канала, о т л и ч а ю щ е е с я тем что, с целью расширения области применения устройства путем обеспечения 20 возможности его работы в системах обмена с общим ресурсом, цикл обмена с которыми состоит из двух операций, устройство содержит в каждом канале третий, четвертый, пятый триггеры, 25 два элемента задержки, и три элемента ИЛИ, причем инверсный выход второго триггера в каждом канале соединен через первый элемент задержки с первым входом первого элемента ИЛИ, gp второй вход которого соединен с одноименным входом начальной установки устройства и с первым входом второго элемента ИЛИ своего канала, выход которого соединен с входами сброса вто35 рого, третьего и четвертого триггеров своего канала, выходы которых соединены соответственно с первыми вторым входами третьего элемента ИЛИ своего канала, выход которого через второй элемент задержки соединен с первым входом второго элемента И своего канала, выход которого соединен с вторым входом второго элемента ИЛИ своего канала, второй вход второго эле-. ч мента И соединен с выходом пятого триггера своего канала, единичный вход которого соединен с выходом первого элемента 1ПП1 своегс канала, Ftó— левой вход пятого триггера каждого канала соединен с одноименным ответным входом устройства, единичные в:.оды третьего и четвертого триггеров каждо-о канала соединены соответственно с одноименными входом опроса и входом разрешения записи устройства, второй вход первого элемента И каждого канала соединен с одноименным входом запуска устройства, единичный выход первого триггера каждого канала соединен с единичным входом второго триггера своего канала, выходы вторых триггеров каналов являются выходами устройства, первый и второй тактовые входы устройства соединень, соответственно с первым и вторым тактовыми входами блока приоритета, нулевой вход первого триггера соединен с выходом первого элемента ИЛИ своего канала.

2. Устроиство по и, 1, о и ч а ю щ е е с я тем, что блок приоритета содержит группу передат пико, приемник, триггер, элемент И, элемент

И-НЕ, счетчик и дешифратор, выходы которого являются выходами блока, входы которого соединены с входами передатчиков группы, выходы которых объединены и соединены с входами приемника, выход которого соединен с единичным входом триггера, выход которого соединен с первым входом элемента И-1!Е, выход которого соединен со счетным входом счетчика и с управляющим входом дешифратора, информационные входы которого соединень; с выходами счетчика, первый и второй тактовые входы блока соединены с первым и вторым входами элемента И, выход которого соединен с входом сброса триггера, первый тактовый вход блока соединен с вторым входом элемента

И-HE.

1566350

Составитель H.Êóäðÿøîâ

Техред П,Олийнык Корректор О.Кравцова

Редактор О,Юрковецкая

Заказ 1222 Тираж 5b8 Подписное

ЗНИИПИ Государственнога комитета ло изобретениям и открытиям при ГКНТ СССР

113035, Иосквз, Ж- >5, Раушская наб,, д. 4/5

Производственно-издательский комбинат "Пагент", г, ужгород, ул, Гагарина, 101