Способ восстановления исходного сигнала при дельта- модуляции и устройство для дельта-демодуляции

 

Изобретение относится к технике связи и вычислительной технике и может использоваться в системах передачи информации. Цель - повышение точности восстановления исходного сигнала. Это достигается благодаря формированию двух аппроксимирующих сигналов, крутизна одного из которых во время действия пачки однополярных импульсов увеличивается от импульса к импульсу, а другого падает в порядке, обратном увеличению крутизны первого сигнала. Устройство, реализующее способ, содержит блок 1 задержки, элемент И 3, арифметико-логический узел 4, цифроаналоговый преобразователь 7 и фильтр 10 нижних частот, а также тактовый генератор 2, интеграторы 5, 6, цифроаналоговый преобразователь 8 и аналоговый сумматор 9. 2 с. и 1 з.п. ф-лы, 8 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

1766, А1 (19) (11) (51)5 Н 03 М 3 02

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А BTOPCHGMY СВИДЕТЕЛЬСТВУ =Мй

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

f10 ИЗОБРЕТЕНИЯМ И OTHPb(THAM

ПРИ ГКНТ СССР (21) 4345885/24-24 (22) 18.12.87 (46) 15.06 90. Бкл. К - 22 (71) Ленинградский электротехнический институт связи им. проф.

M.À.Áîí÷-Бруевича (72) В.А.Андреев., A.Ï.Луценко ,и P.À.Áëèíoâ (53) 62 1.376.56 (088.8) (54) СПОСОБ ВОССТАНОВЛЕНИЯ ИСХОДНОГО

СИГНАЛА ПРИ ДЕЛЬТА-МОДУЛЯЦИИ И УСТРОЙСТВО ДЛЯ ДЕЛЬТА-ДЕМОДУЛЯЦИИ (57) Изобретение относится к технике связи и вычислительной технике и может использоваться в системах передачи информации, Цель — повышение точ2 ности восстановления исходного сигнала. Это достигается благодаря формированию двух аппроксимирующих сигналов, крутизна одного из которых во время действия пачки однополярных импульсов увеличивается от импульса к импульсу, а другого падает в порядке, обратном увеличению крутизны первого сигнала. Устройство, реализующее способ, содержит блок 1 задержки, элемент И 3, арифметико-логический узел

4, цифроаналоговый преобразователь

7 и фильтр 10 нижних частот, а также тактовый генератор 2, интеграторы 5, 6, цифроаналоговый преобразователь 8 и аналоговый сумматор 9. 2 с. и 1 s.n. ф-лы, 8 ил.

1571766 (Изобретение относится к технике .связи и вычислительной технике и мо жет быть, использовано,в системах передачи информации.

Цель изобретения — повышение точности восстановления исходного сигнала °

На фиг.1 представлен график, по,ясняющий принцип преобразования ана, логового сигнала в дельта-модулированный (ДМ) сигнал; на фиг.2 — график, поясняющий восстановление исходного сигнала в соответствии с предла1 гаемым способом на фиг.3 — блок-схе- !5 ма устройства для дельта-демодуляции, на фиг.4 — схема арифметико-логического узла, пример исполнения; на ,фиг.5 — порядок заполнения блоков .оперативной памяти; на фиг.б — алго- 20 рити работы арифметического блока на фиг.7 — графики, иллюстрирующие примеры формирования первого и второго аналоговых сигналов; на фиг.8— . график, поясняющий пример восстанов- 25 ления еигнала.

При преобразовании по методу дельта-модуляции аналоговый сигнал x(t) ,представляется своей копией y(t) (фиг.1).При этом в канал связи переда- jp ,ется импульсная последовательность, г полярность каждого импульса которой соответствует тому, возрастает или убывает на. данном тактовом интервале (периоде) сигнал y(t) . При восстанов- 35 ленин на приемном конце участки с резким изменением в сигнале x(t) восстанавливаются с большими искажениями (так называемые искажения по перегрузке). Таким участкам сигнала x(t) 40 соответствуют пачки однополярных импульсов в ДМ-сигнале.

Способ восстановления исходного сигнала при дельта-модуляции включает в себя следующие операции: 45 задержка импульсной последовательности ДМ-сигнала на время T N где

Т â€” ; N— максимально возможное число импульсов в пачке; 50

Ьбнаружение в импульсной последовательности ДМ-сигнала пачки однополярных импульсов; одновременное формирование первого и второго аналоговых сигналов, возрастание или убывание которых на каждом периоде Т определяется полярностью соответствующего импульса, при этом первый аналоговый сигнал формируется иэ задержанной импульсной последовательности; при обнаружении пачки однополярных импульсов увеличение крутизны первого аналогового сигнала от импульса к импульсу, начиная с некоторого минимального значения в начале каждой новой пачки (фиг.2), кривая U,(t); одновременно во втором аналоговом сигнале уменьшение крутизны от импуль-, са к импульсу в обратном по сравнению с первым аналоговым сигналом порядке до минимального значения в конце той же пачки (фиг.2, кривая U, (c)); суммирование обоих аналоговых сигналов (фиг.2, кривая U (t)); фильтрация суммарного аналогового сигнала.

Пачка однополярных импульсов может содержать и один импульс.

Устройство для дельта-демодуляции для осуществления предлагаемого сгособа содержит (фиг.3) блок 1 задержки, тактовый генератор . ., элемент И

3, арифметико-логический узел (АЛУ)

4, первый н второй интеграторы 5 и б, первый и второй цифроаналоговые преобразователи (ЦАП) 7 и 8, аналоговый сумматор 9 и фильтр 10 нижних частот (ФНЧ).

Блок 1 задержки может быть реализован на N-разрядном регистре сдвига.

Тактовый генератор 2 синхроннзируется входной последовательностью.

Интеграторы 5 н 6 выполнены двойными.

АЛУ 4 может быть выполнен (фиг.4) на блоке 11 ввода, блоке 12 управления, первом и втором блоках 13 и

14 оперативной памяти, первом — девятом блоках 15-23 ключей и арифметическом блоке 24. На фиг.4 обозначены первый — четвертый входы 25-28 и первый и второй выходы 29 и 30 узла.

Блок 11 ввода служит для пуска и останова работы блока 12 управления, который подсчитывает число импульсов в пачке и управляет работой блоков 15-24.

Блок 13 служит для записи в память

АЛУ 4 полной информации .о поступающей импульсной последовательности ().

Устройство работает следующим образом.

Перед началом работы во всех ячейках памяти блоков 13 и 14 устанавливают "0" и ключи (К„... Кц) всех бло45

А -А, =0, если это условие выполняется, то в ячейки В, Вд„, В д, прибавляют по

"1", а в очередную новую ячейку В „ блока 14 в младший бит D, записывают l" и так до тех пор, пока разность между знаковыми битами двух соседних ячеек блока 13 не будет равняться 0 (т.е. As А з 0) это означает что

5 следующий импульс в последовательности Ь() имеет полярность, противоположную полярности предыдущего импульса, тогда в этом случае осуществляют

5 l57 ков 15-23 ключей устанавливают в разомкнутое положение.

Работа АЛУ начинается с приходом первого импульса последовательности

L(t) на вход устройства. Последовательность L (t) (т.е. ДМ-сигнал) представляет собой в данном случае им. пульсы разной полярности (фиг.5а).

Приходящие импульсы поступают также на вход элемента И 3, на другой вход которого поступают положительные импульсы с выхода генератора 2 °

При импульсе положительной подярности в последовательности L(t) на выходе элемента И 3 появляется выходной импульс, а при наличии в последовательности L(t) отрицательных им-, пульсов сигнал на выходе элемента И

3, отсутствует.

Блок 15 ключей работает таким образом, что в момент прихода первого импульса на вход устройства в блоке

15 замыкают ключ К, при поступлении второго импульса замыкают ключ К блока 15, а ключ К, размыкают и т.д.

В результате в старшем бите D> ячеек памяти A 1 блока 13 записываются "1", когда в импульсной последовательности Ь(С) присутствуют импульсы положительной пблярности, и остаются "О" в случае прихода импульсов отрицательной полярности. Таким образом, бит Р является знаковым битом.

В младшем бите D ячеек памяти блока 13 с помощью замыкания ключей (К,... К„) блока 16 записываются

"1" при поступлении очередных импульсов в последовательности Ь() независимо от полярности импульсов. Следовательно, бит D является битом, в котором фиксируется приход очередного импульса.

Таким образом, в памяти АЛУ 4, а именно в блоке 13 памяти, фиксирует ся вся информация о приходящей импульсной последовательности L(t) (фиг.5б, левая часть).

Синхронизация работы блока 12 управления, всех блоков 15-23 ключей и других блоков АЛУ 2 в соответствии с периодом следования приходящих импульсов осуществляется с помощью тактового генератора 2, имеющего тактовую частоту, равную частоте следования импульсов последовательности L(t) .

Второй этап работы АЛУ 4 заключается в обработке данных блока 13 с

l766 6 целью выделения различных групп импульсов: разнополярных, однополярных положительных, однополярных отрицательных, что необходимо в последующем для формирования второго аппроксимирующего напряжения V<(t) .

Результаты обработки информации, находящейся в блоке 13, записываются затем в блок 14 памяти, для чего блок 12 управления реализует следующую программу.

Сначала в первую ячейку памяти В< блока 14 переписывают содержимое первой ячейки памяти А, блока 13.

Затем осуществляют сравнение содержимого знакового бита D блока 13 для двух соседних ячеек А и А „ путем вычитания содержимого бита Рг

20 ячейки А, из содержимого бита D --,, ячейки А в арифметическом блоке 24 по программе, алгоритм которой приведен на фиг.6 и включает s себя следующие операции:

25 проверка выполнения условия если это условие выполняется, то

30 в ячейку В блока 14 прибавляют единицу; в ячейку В„„ блола 14 записывают в младший бит D, значение " 1", производят проверку выполнения условия если это условие выполняется, то в

4р ячейки В и 1 gir блока 14 прибавляют по "1", а в ячейку В„ + блока 14 в младший бит D записывают "1", затем производят проверку выполнения условия

157 l 766 операцию перезаписи содержимого очередной ячейки А5 блока 13 в соответствующую ячейку В блока 14 (под тем же номером, что и s блоке 13), затем опять производят сравнение знаковых битов двух соседних ячеек блока 13 и т.д. согласно алгоритму, приведенному на фиг.6.

Содержимое знакового бита D ячеек

В блока l4 соответствует содержимоЯ му знакового бита D ячеек Аэ блока 13, и его получают путем осуществления перезаписи содержимого знакового (,бита Ь ячеек блока 13 в знаковый бит 1

O соответствующих ячеек В блока ,14 (Фиг.5б).

Опрашивание содержимого ячеек бло ка 14 начинается с момента появления первого импульса на выходе блока 1 задержки. 20

Переход к опрашиванию очередной чейки памяти блока 14 определяется периодом следования импульсов тактового генератора 2, частота следования 25 импульсов которого синхронизирована строго в соответствии с частотой следования импульсов в последовательности L(t) .

В устройстве формируются два ап проксимирующих напряжения U<(t) и

4 (t) (первый и второй аналоговые " игналы) .

Напряжение U (t) формируется обыч1 аым споСобом путем двойного интегрирования в интеграторе 5.

Рассмотрим процесс формирования йторого аппроксимирующего напряжения

9 (1), обратно отображенного относительно U, (t) .

В момент времени, соответствующий

1 оявлению первого импульса на выходе блока 1 задержки, блок 12 управления

Выдает команду на считывание содер Мого первой ячейки В„ блока 14.

При этом последовательность считываНия должна быть направлена от старших битов к младшим (т.е. в направлеНии от 0 к Р, ). Скорость считывания, г.е. переход от одного бита ячейки к другому, определяется частотой следования импульсов в последовательности ?().

Управляющий сигнал, считываемый с ячеек памяти Б ц блока 14, подают на

Соответствующий ЦАП: на ЦАП 7 с поло- 55 жительным знаком опорного напряжения и случае присутствия в последовательности L(t) импульсов положительной подярности и на ЦАП 8 с отрицательным знаком опорного напряжения в случае присутствия в последовательности

L(t) импульсов отрицательной поляр« норти.

Для обеспечения работы того или иного ЦАП используется блок 23 ключей.

Размах импульса напряжения (т.е. величина напряжения) на выходе того или иного ЦАП зависит от величины двоичного числа, записанного в соответствующей ячейке памяти В блока 14.

В случае присутствия в последовательности Е() пачки однополярных импульсов величина импульсов на выходе

ЦАП 7 или 8 уменьшается по мере приближения к последнему импульсу в пачке однополярных импульсов, поскольку в этом случае уменьшается и величина двоичного числа, записанного в ячейках В блока 14.

Именно это и требуется для формирования второго аппроксимирующего напряжения Ug(t) чтобы оно было обратно отображенным относительно U<(t).

Для напряжения U,(t), наоборот, характерно увеличение роста его ступе-. нек по мере увеличения числа однополярных импульсов в .пачке (фиг ° 2,7).

После ЦАП 7 и 8 импульсы подают последовательно на двойной интегратор 6, который идентичен интегратору 5. Оба аппроксимирующих напряжения

U,(t) и Ь (t) подают далее на входы сумматора 9 и затем на ФНЧ 10, на выходе которого восстанавливают исходный сигнал x(t), Удвоение амплитуды сигнала на выходе сумматора 9 компенсируется снижением коэффициента усиления ФНЧ 10 либо введением делителя в сумматор 9.

Конкретная величина того или другого напряжения зависит от момента времени, с которого было начато рассмотрение формирования напряжений

U (t) и U<(t),,поэтому описывается изменение крутизны сигналов U,(t) и

U <(t), а не их величина.

На фиг.8 приведены четыре кри-. вые. Сплошная плавная кривая соответствует исходному сигналу x(t), который был представлен взятой импульсной последовательностью L(t) из 11 импульсов.

Сплошная ступенчатая кривая соответствует первому аппроксимирующему напряжению U,(t) .

757776б

Штриховая ступенчатая кривая соответствует второму аппроксимирующему напряжению U (t) обратно отображенному относительно U,(t), Штрихпунктирная кривая соответствует полусумме напряжений UÄ(t) и

0 (й). Как видно из фиг.8, последняя кривая значительно точнее отображает исходный сигнал x(t) чем одно аппроксимирующее напряжение U„(t).

Таким образом, точность восстановления исходного сигнала повышается ° !

75 формула изобретения

1, Способ восстановления исходного сигнала при дельта-модуляции, включающий в себя обнаружение пачки 29 однополярных импульсов в импульсной последовательности входного дельта|модулированного сигнала с одновременной задержкой этой импульсной последовательности, формирование из нее 25 первого аналогового сигнала, возрастание или убывание которого на время

Т действия каждого импульса входного дельта-модулированного сигнала соответствует заранее заданной полярности этого импульса, формирование выходного сигнала путем фильтрации аналогового сигнала, о т л и ч а ю— шийся тем, что, с целью повышения точности восстановления исходного сигнала, импульсную последовательность задерживают нг время Т N (N— максимально возможное число импульсов в пачке), одновременно с первым формируют второй аналоговый сигнал, на- 4О правление изменения которого аналогично направлению изменения первого аналогового сигнала, после обнаружения пачки однополярных импульсов уве-личивают крутизну первого аналогово- 4 го сигнала с каждым следующим импуль,сом этой пачки, начиная с минимальной крутизны в момент появления каждой пачки однополярных импульсов, и уменьшают крутизну второго аналогового сигнала с каждым следующим импульсом той же пачки в порядке, обратном порядку увеличения крутизны первого аналогового сигнала, до минимальной крутизны в момент окончания пачки импульсов, суммируют сформированные таким образом первый и второй аналоговые сигналы, после чего фильтруют суммарный аналоговый сигнал.

2. Устройство для дельта-демодуляции, содержащее блок задержки, информационный вход которого является вхоI дом устройства, арифметико-логический узел, первый цифроаналоговый преобразователь, элемент И и фильтр нижних частот, выход которого является выходом устройства„ о т л и ч а ю— щ е е с я тем, что, с целью повышения точности восстановления исходного сигнала, в устройство введены второй цифроаналоговый преобразователь, тактовый генератор, первый и второй интеграторы и аналоговый сумматор, выход элемента И подключен к первому входу арифметико-логического узла, второй вход которого объединен с вхоp0ì тактового генератора и первым входом элемента И и подключен к входу устройства, выход тактового генератора соединен с вторым входом элемента И, тактовым входом блока задержки и третьим входом арифметико-логического узла, выход блока задержки подключен к входу первого интегратора и четвертому входу арифметико-логического узла, первые и вторые выходы которого соединены с входами соответственно первого и второго цифроаналоговых преобразователей, выходы которых объеди" иены и подключены к входу второго интегратора, выходы первого и второго интеграторов соединены с входами аналогового сумматора, выход которого подключен к входу фильтра нижних частот. 3, Устройство по п.2, о т л и ч а ю щ е е с я тем, что арифметикологический узел содержит первый и второй блоки оперативной памяти, первый девятый блоки ключевых элементов, арифметический блок, блок ввода и блок управления, информационные входы первого и второго блоков ключей объединены соответственно с первым и вторым входами блока ввода и являются соответственно первым и вторым входами узла, третий и четвертый входы блока ввода являются одноименными входами узла, выход блока ввода соединен с входом блока управления, первые, вторые и третьи выходы которого подключены к управляющим входам соответственно первого — четвертого блоков ключей, пятого — девятого блоков ключей и арифметического. блока, выходы первого и второго блоков ключей соединены соответственно с первым и

ll 1571766 l2 втоРым входами первого блока оператив- и вторым входам второго блока операиой памяти и с информационными входа- тинной памяти и к информационным вхоми соответственно пятого и шестого дам соответственно седьмого и восьмоблоков ключей, выходы которых подклю- го блоков ключей выходы которых сое5

Э чены соответственно к первым и вторым динены соответственно с третьим ининформационным входам арифметического формационным входом арифметического блока, первые и .вторые выходы которо- блока и информационным входом девяго соединены с информационными входа- того блока ключей, первые и вторые ми соответственно третьего -и четвер- о выходы которого являются одноименны- того блоков ключей, выходы которых ми выходами узла. подключены соответственно к первым

7 д 9 f0 И) 11 I в, А1

Ag

А

1 !

1

4 D1 0

157)766

N3t trМ

1

I

)

I !

I !

sg 30, l571766

l57I 766

84Я Очки и3 юане икпульсов д ррцапм щаД щуавнмти

Т 87 ЗТ Т gT ЯТ для пацки иу четах ииауяьсо8 полоясимяьной аоляяноет

Ю д у о3инсйниХ ннпул асов (оТ и Цо7вльнои и полозеитеаьнои

pon3peocrarp о т щ

1571766

Составитель О.Ревинский

Техред М.дидык

Корректор С,Шекмар

Редактор А.Огар

Заказ 1521 Тираж 659. Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

11:3035, Иосква, Б-35, Раушская наб., д. 4/5

tt и

Производственно-издательский комбинат Патент, г. Ужгород, ул. Гагарина, 101