Устройство для арбитража запросов

 

Изобретение относится к вычислительной технике и может быть использовано в многопроцессорных магистрально-модульных вычислительных системах.Цель изобретения - повышение быстродействия. Устройство содержит три блока памяти 1, два регистра 2,3 группы элементов ИЛИ 6, входы которого соединены с выходами блока памяти 1, мультиплексор 10. Устройство обеспечивает последовательное обслуживание запросов, поступающих на вход регистра 3, причем поиск каждого следующего запроса производится за один такт. При этом обеспечивается наивысший приоритет запросу, номер которого ближайший, следующий за обслуживаемым. 1 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (52)5 С 06 F 9/46

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

hO ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГННТ СССР

К А BTOPGHOMY СВИДЕТЕЛЬСТВУ.

1 (21) 4382850/24-24 (22) 24,02,88 (46) 23.07,90. Бюл, 11- 27 (71) Специальное конструкторское бю:ро биологического приборостроения АН

СССР (72) Е.А,Бобровник и А.А.Широгоров (53) 681, 325 (088, 8) (56) Авторское свидетельство СССР

У 746521, кп.G Об F 9/46, 1980.

Авторское свидетельство СССР

1226457, кл. G 06 F 9/46, 1984, (54) УСТРОЙСТВО ДЛЯ АРБИТРАЖА ЗАПРОСОВ (57) Изобретение относится к вычисли тельной технике и может быть использовано в многопроцессорных магистрально„„SU„„1580362 А 1

2 модульных вычислительных системах.

Цель изобретения — повышение быстродействия ° Устройство содержит три блока памяти 1, два регистра 2,3 группы элементов ИЛИ 6, входы которого соединены с выходами блока памяти 1 мультиплексор 10. Устройство обеспечивает последовательное обслуживание запросов, поступающих на вход регистра 3, причем поиск каждого следующего э апр ос а произ B одится з а один т акт.

При этом обеспечивается наивысший приоритет запросу, номер которого ближ айший, сл едуюший з а об служив аемым.

1 ил.

1580362

Изобретение относится к вычислительной технике и может быть использовано в многопроцессорных магистральномодульных вычислительных системах, Цель изобретения — повышение быстродействия.

На чертеже приведена функциональ" ная схема устройства, Устройство содержит блоки 1 памяти 1 (программируемые логические матрицы), регистр 2, регистр 3, входы 4 запросов устройства, вход 5. синхронизация устройства, элементы ИЛИ 6, адресные входы 7 блоков 1, информационные вхо- !5 ды 8 блоков 1, выходы 9 блоков 1, мультиплексор 10, выходы 11 блоков 1, вход 12 синхронизации устройства, информационные выходы 13 устройства, дешифратор 14, выходы 15 прерывания устройства, выходы 16-1 8 блоков 1, элементы И-ИЛИ 19, выходы 20 блоков 1.

Устройство работает следующим образом, По сигналу начальной установки 21 все разряды регистров 2 и 3, устанавлив аются в нулевое состояние. При этом все выходы первой группы информационных выходов регистра 2 находятся в нулевом состоянии, а один из вы- О ходов второй группы -в единичном со,— стоянии, что соответствует наиболее высокому текущему приоритету.

Запросы на обслуживание 4 от всех устройств поступают на регистр 3. Прием запросов производится по входу 5, На блоки 1 по входу 8 поступают все запросы с второго регистра 3, а по входам 7 с регистра 2 через элементы

ИЛИ б — код номер а з апро с а, который в этот момент находится на обслуживании, Каждый блок 1 сравнивает картину запросов, поступающих на его входы 8 с выхода регистра 3, с кодом, поступающим на его входы 7. В результате анализа блок 1 формирует на выходах 9 код одного иэ запросов, поступивших на его вхоДы 8, номер которого больше кода на входах 7 и следующий за ним. Если запроса с таким номером нет, то на выходах 9 формируется код запроса на входе 8 с самым малым номером. Например, поступили запросы на вход 7 с номерами "1", "3" и "7", а

tt 11 55 на вход 7 поступил код 5 . Тогда на выходах 9 сформирован код "7", а если на вход 7 поступил код "7", на выходах

9 сформирован код "1".

Дополнительные выходы блоков 1 показывают: выходы 11 и 16 — на входе 8 имеется по крайней мере один запрос; выход 17 — на входе 8 имеется запрос, номер которого больше, чем код на входе 7; выход 18 — на входе 8 нет ни одного запроса; выход 20 " на входе 8 нет запросов, номера которых больше кода на входе 7, Элементы И-ИЛИ 19 анализируют дополнительные выходы блоков 1, чтобы определить запросу какой группы отдать предпочтение, т,е. выходы 9 какого из блоков считать номером запросаа, который выбран следующим, Со( ответствующая группа запросов выбира» ется в одном из следующих случаев: на входе 8 соответствующего блока 1 име" ется запрос, номер которого больше, чем код, на входе 7 (единица на выходе 17);, на входе 8 соответствующего блока 1 имеется хотя бы один запрос, а на входах 8 остальных запросов нет (единица на выходе 16) соответствующего блока 1 и на выходах 18 остальных блоков 1; на выходах 8 соответствующего блока 1 имеется хотя бы один запрос, а на входах 8 предыдущего блока 1 нет запроса, номер которого больше, чем код на входах 7 (единица на выходе 16) соответствующего блока 1 на выходе 20 предыдущего блока 1 и на выходах 4 и 5 или 6 регистра 2, показывающая, что до этого был выбран запрос из предыдущего блока 1, Одновременно единица может появи- ться на выходе только одного из трех элементов И-ИЛИ 19, В регистр 2 заносится код с выхода, выбранного блока 1 (выходы 1-3 регистра 2) и выходы элементов И-ИЛИ 19 .(единица, на одном иэ выходов 4-6 регистра 2) Формул а из обретения

Устройство для арбитража запросов, содержащее два регистра, дешифратор, причем группа запросных входов устройства соединена с группой информационных входов первого регистра, входы синхронизации первого и второго регистров соединены с входом синхронизации устройства, о т л и ч а ю щ е ес я тем, что, с целью повышения быстродействия, устройство содержит три группы элементов KiVi три элемента И-ИЛИ (количество групп элементов ИЛИ и количество элементов

Со ст ави тель М, Кудряшев

Редактор Г,Гербер Техред А.Кравчук Корректор И.Муска

Заказ 2013

Тираж 571

Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина, 1О1

5 158036

К-ИЛИ равно количеству запросных входов), три блока памяти и мультиплек" сор, группа выходов которого соедине на с первой группой информационных входов второго регистра, вторая группа информационных входов которого соединена с выходами всех элементов

И-ИЛИ, входы сброса первого и второго регистров соединены с входом сброса устройств а, первый, второй и

10 третий выходы второго регистра соединены с прямыми входами первого, второго и третьего элементов ИЛИ первой группы, четвертый, пятый и шестой выходы второго регистра соединены с инверсными входами элементов ИЛИ соответственно первой, второй и третьей групп, группа выходов первого

Регистра соединена с адресными к входами всех блоков памяти, адресные входы каждого из которых соединены также с выходами элементов ИЛИ одноименной группы, первые группы выходов всех блоков памяти соединены с информационными входами мул ьтиплексора, адресные входы которого соединены с выходами всех элементов И-ИЛИ, шестой выход второго регистра соединен с первым входом первого элемента И-ИЛИ, 30 второй вход которого соединен с первым выходом второй группы выходов третьего блока памяти, первый выход второй группы выходов первого блока памяти соединен с первым входом второго элемента И-ИЛИ, второй вход которого соединен с четвертым выходом второго регистра, пятый выход которого соединен с первым входом третьего элемента И-ИЛИ, второй вход ко40

6 торого соединен с первым выходом второй группы выходов второго блока памяти, второй выход второй группы выходов первого блока памяти соединен с третьими входами второго и третьего элементов И-ИЛИ, второй выход второй группы выходов второго блока. памяти соединен с третьим входом первого и с четвертым входом третьего элементов

И-ИЛИ, второй выход второй группы выходов третьего блока памяти соединен с четвертыми входами первого и второго элементов И-ИЛИ, третий выход второй группы выходов первого блока памяти соединен с пятым и шестым входами первого элемента И-ИЛИ, четвертый выход второй группы выходов первого блока памяти соединен с седьмым входом первого элемента И-ИЛИ, третий выход второй группы выходов второго блока памяти соединен с пятым и шестым входами второго элемента

И-ИЛИ, четвертый выход второй группы выходов второго блока памяти соединен с седьмым входом второго элемента

И-ИЛИ, третий выход второй группы выходов третье о блока памяти соединен с пятым и шестым входами третьего элемента И-ИЛИ, седьмой вход которого соединен с четвертым выходом второй группы выходов третьего блока памяти, пятые выходы второй группы выходов блока памяти объединены и являются сигнальным выходом устройства, выходы дешифратора являются выходам прерывания устройства, информационные выходы которого соединены с выходами второго регистра.