Контроллер памяти

 

Изобретение относится к вычислительной технике и предназначено для управления памятью в микропроцессорных системах. Цель изобретения - расширение области применения за счет организации режима ввода данных. Контроллер содержит блок управления 8, счетчик адреса 5 и регистр адреса 4, мультиплексор адреса 6, элементы ИЛИ 3,12,13, 14, триггер пуска-останова 9, генератор импульсов 10 и блок задержки 11. При подключении к системе может использоваться двунаправленный шинный формирователь 2, который управляется триггером 9 и позволяет отключать магистраль обмена 21 от магистрали ЭВМ. Ввод и вывод данных с блока 1 ввода-вывода аналоговых сигналов осуществляется в блок 7 оперативной памяти, при этом для адресации используется регистр 4. Контроллер позволяет считывать массивы начиная с любой ячейки памяти с предварительным остановом перед началом считывания, о чем ЭВМ может судить по состоянию выхода 20 готовности. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ РЕСПУБЛИК (19) (И)

Я)5 С 06 Г 12/00, 15/74

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ

RP

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И 01ЗРЫТИЯМ

ПРИ ГКНТ СССР (2 1) 4417229/24-24 (22) 26.04.88 (46) 30.08.90. Бюл. М - 32 (71) Куйбышевский политехнический институт им. В.В ° Куйбышева (72) И.П.Горошкин, В.П.Король и С.М.Крылов (53) 681 325 (088.8) (56) Крылов С.М, Модифицируемые контроллеры, — Электронная промышленность. 1984, вып. 5, с, 3 — 7, рис.I. (54) КОНТРОЛЛЕР ПАМЯТИ (57) Изобретение относится к вычислительной технике и предназначено для управления памятью в микропроцессорных системах. Цель изобретения — расширение области применения за счет организации режима ввода данных.

Контроллер содержит блок управления

8, счетчик адреса 5 и регистр адреса

4, мультиплексор адреса 6, элементы

ИЛИ 3,12,13, 14, триггер пуска-оста нова 9, генератор импульсов 10 и блок задержки 11. .При подключении к системе может использоваться двунаправленный шинный формирователь 2, который управляется триггером 9 и позволяет отключать магистраль обмена 21 от :1агистрали ЭВМ. Ввод и вывод данных с блока 1 ввода-вывода аналоговых сигналов осуществляется в блок 7 оперативной памяти,при этом для адресации используется регистр

4. Контроллер позволяет считывать массивы начиная с любой ячейки памяти с предварительным остановом перед началом считывания, о чем ЭВМ может судить по состоянию выхода 20 готов, ности. 1 ил.

1589282

Изобретение относится к вычисли-- ку памяти блока 7 по следующему сигтельной технике и может использо- налу записи на входе и а вхо е 19. По оконча ваться для управления памятью в мик- нии записи лрограммь р у р г аммы аботы стройстропроцессориьи система: для связи 5 ва три1 rep 9 пере д т иг ге 9 пер еводитс я сигналом с различными программно-управляемы- Пуск по входу д о вхо 16 в единичное сосми аналоговыми вычислительными бло- тояние, причем неп р д и ичем непосредственно пеоед этим блок 8 управления и счетчик 5 адкамие

Цель изобретения - расширение области применения за счет органиэа- 10 состояние повторным сигналом ло входу 15. Переключение триггера 9 в едиНа чертеже показано включение ннчное состояние пр д т якие п иво ит к отключеконтроллера в системе сопряжения с нию шинного формир го фо ми ователя 2 т.е. к у ° ° источниками. и приемниками аналого- отключению магис т >алн 21 от ЭВМ к вых сигналов запуску генератора 10, и разрешает

Система содержит блок 1 ввода- работу блока 8 управления, который вывода аналоговых сигналов, двунаправленный шинный формирователь 2, контроллер памяти, включающий в себя муся в счетчик 5 адр . р ся в счетчике 5 адресов. При этом элемент ИЛИ 3, регистр 4 адреса, 20 блок 8 вырабатывает сигнал управлесчетчик 5 адреса, мультиплексор 6 ния работо" му ния аботой мультиплексора 6, постуадреса, который формирует адрес для лаю и с выхода блока 8 управления блока 7 оперативной памяти системы, через элемен ИЛ1 . у че ез элемент ИЛИ 3 на вход управлеблок 8 управления, триггер 9 пускаостанова, генератор 10 импульсов, 2g нал выборки на третьем выходе блока блок 11 задержки, элементы ИДИ 12— 11 задержки через элемент ИЛИ 13 nocl4. На чертеже обозначены входы: наблока 7, Так как сигнал записи на танова 17, чтения 18; записи 19, входе ",Чтение — запись" блока в это то блок 7 будет выход 20 признака готовности контрол- 3g время отсутсвует, то л 7 буд л ер а и магистраль 21 б ена системы работать в режиме чтения информации, Устройство работает следующим х аняыейся в соответствующей ячейке блока 7.

Перед началом работь| ЭВМ выдает сигналы на входы 17,15 контроллера, блок 8 может вырабатывать соответстксторые останавливают работу генера- вующие сигналы, управляющие работой тора 1Й и приводит блок и счетчик б 8 етчик блока 1 анализировать его состояние

0дновремен5 в исхоцное состояние. дновремен- и записывать вырабатываемые в блоке но сигнал с выхода установленного в 1 цифровые данные в соответствующие нуль триггера через элемент

9 элемент ИЛИ 3 <О ячейки (не занятые программой) блоустанавливает мультиплексор 6 в сос- ка 7, для чего предварительно в ретояние, обеспечивающее передачу адре- гистр др

4 à еса по соответствующей са с выхода счетчика " на входы адре- команде заносится адрес свободной са блока 7, и шинный формирователь ячейки блока 7 (эти адреса известны

2 в состояние, обеспечивающее переда- g5 заранее, так как программа работы в чу данных с магистрали а и трати 21 на магист- каждом конкретном случае всегда зараль ЭВМ и обратно. Код первой запи- нимает определенный объем памяти), а затем IIQ соответствующеи команце через шинныи формирователь 2 на вхо- блок 8 управления вырабатывает сигды-выходы данных блока дь д д нньх блока 7 При подаче со нал записи на пятом выходе, который

И Ы 14 пост пает на сигнала записи на вход 19 произойдет через элемент ЛИ и у анды в блок 7 по ад- вход Запись-чтение лока блока 7. Непосэапись этой команды в ресу, находящемуся в счетчике 5 appe- " редстве е ственно перед этим на выходе блоса. Одновременно сигнал записи, лос пи и посту- ка 8 управления должен устанавливатьпая через элемент на в

ИЛИ 12 ход ся сигнал, который через элемент

ИЛИ 3 обеспечивает переключение мульблока 8 управления, приводит к увеличению содержимого счетчика 5 адреса типлексора 6 на передачу адреса с на единицу, и, таким о разом, с бразом -ледую- выходов регистра 4 адреса на адресщие данные запишутся в следующую следующую ячей- ные входы блока 7. Сигнал записи на

1589 пятом выходе блока 8 управления должен вырабатываться в момент появле" ния на выходе элемента ИЛИ 13 сиг" нала разрешения выборки и в этом слу" чае произойдет запись информации, выданной блоком 1 на магистраль 21, в блок 7 по адресу, хранящемуся в регистре 4 адреса. Аналогично производится запись других данных, получаемых в блоке 1.

По окончании формирования необходимого массива данных в блоке 7 блок

8 управления выполняет специальную команду, вырабатывающую на шестом выходе блока 8 сигнал, устанавливающий триггер 9 в нулевое состояние и тем самым останавливающий работу генератора 10 импульсов и выборку содержимого очередных ячеек памяти из блока

7 по адресу счетчика 5 адреса, Этот сигнал, переключив триггер 9 в нуль, разрешит работу шинного формирователя 2, сделав тем самым доступной для чтения ЭВМ данных с магистрали 21.

Нулевое состояние триггера 9 может быть проанализировано ЭВМ, т.е.. 38M может установить, закончил ли контроллер работу по программе и Ьормирование массива или нет. В случае подключения выхода 70 к входу маскируемых прерываний ЭВМ и при незамаскированности указанного прерывания переключение триггера 9 в нуль автоматически прервет работу ЭВМ для выполнения процедуры чтения массива данных иэ блока 7. Указанное прерывание должно маскироваться во время записи программы работы у тройства, когда триггер 9 также находится в нулевом состоянии.

Чтение массива данных из блока 7 выполняется следующим образом.

При нулевом состоянии триггера 9

ЭВМ выдает на вход 18 сигналы чтения, которые, проходя через элемент ИЛИ

13 на вход "Выборка кристалла" блока 7, при отсутствии сигналов записи приводят к выполнению чтения данных из ячейки памяти блока 7 по адресу, находяшемуся в счетчике адреса 5.

Считанные данные через шинный формирователь .2 поступают на 3HN и могут. быть считаны ею для последующей обработки. Поскольку сигнал начальной установки по входу 15 после установки триггера 9 в нуль не подавался, на счетчике адреса 5 находится адрес последней команды, выполнявшей282

5 .10

55 ся блоком 8 управления в момент ус" тановки в нуль триггера 9, т.е.. адрес той самой команды, которая и обеспечивает установку триггера 9 в нулевое состояние, Желательно, чтобы эта команда находилась в блоке 7 в ячейке памяти, непосредственно предшествующей началу массива данных,ко" торый формировался в блоке 7 в ходе работы контроллера с блоком !. Это условие всегда выполнимо, поскольку при записи программы работы устройства в блок 7 может быть записано любое количество команд не превышающее объем памяти блока 7, в том числе пустые команды, следовательно, после основной программы в соответствующие ячейки блока 7 могут поочередно записываться пустые команды до тех пор, пока на счетчике адреса

5 не установится нужный адрес, в который будет записана последняя команда программы, устанавливающая триггер 9 в нуль. В основной программе в том месте, где в соответствии с алгоритмом заканчивается формирование массива данных в свободных ячейках памяти блока 7, записывается команда безусловного перехода по адресу, в который записана команда установки триггера 9 в нуль. После каждого импульса "Чтение" по входу 18,который через элемент ИЛИ 12 поступает на вход блока управления,происходит автоматическое увеличение счетчика адреса 5 на единицу (аналогично тому, как зто происходит в рассмотренном режиме записи программы работы). Таким образом, следующий импульс чтения обеспечит чтение следующей ячейки памяти блока 7,после чего вновь содержимое счетчика адреса " увеличится на единицу ° Аналогичным образом происходит считывание всего массива данных, записанного в блок 7 в ходе выполнения программы работы. Проверка записанной в блок

7 программы проходит аналогично чтению массива данных с установленным в нуль триггером 9 и предварительно поданным сигналом начальной устаноВки на вход 15 ° При этом счетчик адреса 5 установится в исходное состояние и чтение содержимого ячеек блока 7 начнется с первой команды .(с первой ячейки памяти блока 7).

Таким образом, предложенное устройство позволяет эффективно исполь1589282 эовать свободные ячейки блока памяти 7 (т.е. те, которые не з аняты программой), обеспечивает запись и чтение как программ, так и данных,, причем массив данных после останов" ки работы устройства может считываться непосредстйенно с ячейки, предшествующей началу (т,е. первой ячейке) массива, Формула изобретения

Составитель А.ушаков

Техред A.Êðàâ÷óк Корректор М,Максимишинец

Редактор M. Келемеш

Заказ 2542 Тираж 569 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ CQCP

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101

Контроллер памяти, содержащий блок управления, триггер пуска - останова, генератор импульсов, блок задержки и счетчик адреса, первый и второй элементы ИЛИ, вход установки и первый вход сброса триггера пуска-останова являются входами пуска и останова контроллера, прямой выход триггера пуска-останова соединен с входами запуска блока управления и генератора импульсов, выход которого соединен с входом блока задержки, первый, второй и третий выходы которого соединены с входом тактирования блока управления и первыми входами первого и второго элементов ИЛИ, вход начальной установки контроллера соединен с одноименными входами блока управления и счетчика адреса, разряды информационного входа которого и соответствующие разряды входа условий блока управления являются соответствующими разрядами информационного входа контроллера, первый и второй выходы блока управления соединены со счетным входом и входом занесения данных счетчика адреса, выход первого элемента ИЛИ соединен с соответствующим разрядом входа усповий блока управления, вход записи контроллера соединен с вторым входом первого элемента ИЛИ, о т л и ч а юшийся тем, что, с целью расшире- ния области применения эа счет органиэации режима ввода данных, в него введены регистр адреса, мультиплексор адреса и третий и четвертый эле1ð менты ИЛИ, выходы которых соединены с входом управления мультиплексора адреса и выходом управления записьючтением контроллера соответственно, разряды информационного входа регист-. ра адреса соединены с соответствующими разрядами информационного входа контроллера, выходы регистра адреса и счетчика адреса соединены с первым и вторым информационными входами мультиплексора адреса, выход которо"

ro является выходом адреса контроллера, вход записи регистра адреса и первые входы третьего и четвертого элементов ИЛИ соединены с третьим, 25 четвертым и пятым выходами блока управления, шестой выход которого сое динен с вторым входом сброса триггера пуска-останова, инверсный выход которого соединен с вторым входом

30 третьего элемента ИЛИ и является выходом признака готовности контроллера, вход записи которого соединен с вторыми входами четвертого и второго элементов ИЛИ, выход которого явля—

35 eT.cH H61xogoM ВыбоР роллера, вход чтения которого соединен с третьими входами первого и второго элементов ИЛИ, соответствующие вход условий и выход блока уп,0 равления являются входом и выходом управления обменом данными. контроллера.