Способ моделирования нейрона и устройство его осуществления

 

Изобретение относится к цифровому моделированию биологических нейронов, предназначено для экспериментальных и теоретических исследований в нейробиологии и может найти применение в системах управления. Целью изобретения является повышение точности моделирования поведения реального нейрона путем обратимого регулирования порога генерации сигнала команды в зависимости от прогноза информационного значения ближайших следствий входного сигнала. При реализации способа, основанного на приеме сигналов, нахождении суммы их координат и генерации команды по достижению порога, осуществляют регулирование порога на основе установления матемитических ожиданий вероятностей прихода награды при условии генерации команды и ее отсутствия, причем порог уменьшают или увеличивают в зависимости от знака разности этих величин пропорционально уровням статистической значимости их различий. В устройство введены четыре оперативных запоминающих устройства для запоминания и распознавания следствий 2 R комбинаций R входных сигналов, а для регулирования порога - два сумматора, четыре постоянных запоминающих устройства, два умножителя и два вычитателя. Блок управления предназначен для управления работой устройства. 2 с.п. ф-лы, 1 ил.

СОЮЗ СОВЕТСКИХ

СОЩЮЛИСТИЧЕСКИХ

РЕСПУБЛИК

< в э0 <в 1 5 29

А1 щ) С 06 0 7/60

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГКНТ СССР

К А BTOPCHOMV СВИДЕТЕЛЬСТВУ

2 ального нейрона путем обратимого регулирования порога генерации сигнала команды в зависимости от прогноза информационного значения ближайших следствий входного сигнала. При реализации способа, основанного на приеме сигналов, нахождении сумма их координат и генерации команды по достижению порога, осуществляют регулирование порога на основе установления математических ожиданий вероятностей прихода награды при условии генерации команды и ее отсутствия, причем порог уменьшают или увеличивают в за- висимости от знака разности этих величин пропорциональна уровням статистической значимости их различий.В устройство введены четыре оперативных запоминающих устройства для запоминания и распознавания следствий

2 комбинаций r входных сигналов, а для регулирования порога — два сумматора, четь.ре постоянных запоминающих устройства, два умножителя и два вычитателя. Блок управления предназначен для управления работой устройства. 2 с.п. ф-лы, 1 ил. (2 l ) 4378609/31-1 3 (22) 15.02.88 (46) 30.08.90. Бюл. Р 32 (71) Московский институт радиотехники, электроники и автоматики (72) Н.Н.Евтихиев, Л.Е.Цитоловский и В.Н,Серегин (53) 681.333 (088.8)

1 (56) NcCulluch W.S. Pitts W, А logical calculus of the ideas imanent in

nervous actvity. Bull, Math. Biophys., 1943, ч.4, р.115.

Авторское свидетельство СССР

11 -894744, кл. G 06 С 7/60, 1981.

Патент CIA 11- 4518866, кл. G 06 F 15/42, 1985 ° (54) СПОСОБ МОДЕЛИРОВАНИЯ НЕЙРОНА

И УСТРОЙСТВО ДЛЯ ЕГО ОСУЩЕСТВЛЕНИЯ (57) Изобретение относится к цифровому моделированию биологических нейронов, преднаэначена для экспериментальных и теоретических исследований в нейробиалогии и может .найти применение в системах управ.:ения.

Целью изобретения является повышение точности моделирования поведения репредназначенных для работы в автономном режиме, беэ участия программиста и on ер атора.

Цель изобретения — повышение точности моделирования поведения реального нейрона путем регулирования порога генерации сигнала командн в зависимости от прогноза информационного значения входного сигнала, Изобретение относится к вифровому моделированию биологических нейронов и предназначено для физиологических экспериментальных и теоретических исследований при изучении целенапр авленно го поведения биологических объектов и, в частности, самообучения. Кроме тога, способ. может найти применение в систе:лах управления, ОПИСАНИЕ ИЗОБРЕТЕНИЯ 158929б ляется безразличным сигналом, то

por генерации сигнала команды изняют в зависимости от прогноза его формационного значения. Математиские ожидания вероятностей привосигнала награды при условиях генеии сигналов команды Y = 1 или Y =

0 рассчитывают по формулам и + 1

M ( и и -+и +2 — + п + 1 и +и +2

Здесь учтено, что математические ожидания для незнакомого сигнала,который считается безразличным,принимаются равными 0,5. Вероятность безошибочного прогноза разности M„- М оценивают по критерию Стьюдента. Критерий t< достоверности разности

М вЂ” М оценивают по формуле

2.

М(- M2I

= — — — — — — ) t

cC m Й где ш

Ошибка репрезентативности в данном случае зависит от числа степеней

++ свободы сравниваемых выборок и +

+ Il+ + 1I + I1 -2 (T.8 от числа поступлений данного сигнала), но не зависит от разности М,-M<„ Поэтому в первом приближении можно считать, что порог генерации сигнала команды пропорционален М;-М2

Разность вычисленных математических. ожиданий М(-N изменяется в пределах от -1 до 1. Поэтому степень предпочтительности генерации сигнала команды Y = 1 для получения награды

Х = 1 удобно выразить через о

1+М (— М 2

Условие генерацж сигнала команды

Y = 1 выводится из предположения,что истинное значение сигнала команды градуально и зависит от величины поступившего входного сигнала по типу

S-образной функции, как это наблюдается в биологических нейронах: (Z:x;)L

При реализацяю способа моделирования основанного на приеме многомерI ных входных сигналов, нахождении, c+MMbI координат поступившего сигна- 5 ла, и генерации сигнала команды, если че зта сумма превысила заданную величи- да ну порога, осуществляют регулирова- рац ние величины порога, заключающееся в том,- что при приеме входного сигнала устанавливают математические ожидания вероятностей прихода сигнала награды при условии генерации сигнала команды и в его отсутствии, и, величина порога генерацич сигнала команды в ответ на поступивший входной сигнал уменьшается или увеличивается в засимости от знака равности вычисленных математических ожиданий и вероятности безошибочного прогноза 20 этой разности, причем факт генерации сигнала команды и поступления награды запоминают, как следствие входного,сигнала.

Благодаря этому обеспечивается воз-g5 можность безошибочного распознавания

2" сигналов по, запоминаемым следствиям, вызванных этими сигналами, и ухудшается э(офективность целенаправленного поведения, в частности,самообучения за счет учета свойства обратимого регулирования текущей эффективности генерации сигнала команды, что, в конечном счете, сущест:венно повышает точность моделирования вследствие приближения к свойствам реального нейрона, Способ осуществляется следующим образом. Пусть на вход модели поступил сигнал X(t) = (X((t.), Х ()...,,!0 ..>X (t)), где х — число входов модели, а t = 0,2,1,...; Х (с)=0 или 1, Сигнал Х является наградой, напри0 мер, Х = (1,0,0...0) ..Модель мсжет генерировать сигнал команды Y = 1 45 или Y = О. Если X(t) 4 Х, ранее пос. тупал на вход модели и при первом появлении являлся г-ым незнакомым сигна?гом, то ему соответствуют цел(.(е р числа случаев 50

j ° (° У (Ф когда после сигнала X(t) генерировался сигнал команды Y--1 и поступил сигнал награды Х<, =. 1, генерировался сигнал команды Y. = 1 и,поступил сигнал награды X(? = 0 и т.д.

Если X(t) безразличный сигнал, а

V — порог для безразличного сигна0 ла, то сигнал команды Y = 1 генерируется если.ЕХ; V Если X(t) не ошибка репрезентативности

М(Ма стандартное значение критерия Стьюдента.

15892

1,асли 2((- — 1-) 1, Х о

0 иначе.

Сигнал команды становится равным 1 при переходе через точку перегиба, Отсюда

КоманЧу генерируют, если KX, и V / 2 . После прихода входного сигнала оценивают это условие и в зависимости от результатов оценки генерирует или не генерируют сигнал команды и принимают сигнал награды

Х, = 1 или Х = О. Эти результаты запоминают и модель нейрона готова

Ф к приему новых порций информации.

Сущность устройства для моделирования нейрона поясняется блок-схемой.

Устройство содержит входной двоичный счетчик 1, группу оперативных

S запоминающих устройств (ОЗУ) 2,,3,4 и 5, группу двоичных счетчиков

Ъ

6 — 9, группу постоянных запоминающих устройств (ПЗУ) 10 — 13, два триггера 1 4 и 15, два сумматора 16 и 1?, два умножителя 18 и 19, два вычитателя 20 и 21, дешифратор 22, блок 23 управления, блок 24 питания, Информационные входы счетчика 1. и триггера 14 являются входами уст.ройства. Информационный выход счетчи35 ка 1 соединен с адресныьи входами

ОЗУ 2,3,4 и 5 и адресным входом

ПЗУ 10. Информационные выходы ОЗУ

2 и 3 соединены с первым и вторым

- входами сумматора 16 и информационными входами счетчиков б и 7, а информационные выходы ОЗУ 4 и 5 соедине-. . ны с первым и вторым входа я сумматора 17 и информационными входа сумматора 17 и информационнь:, и входами счетчиков 8 и 9. Кроме того„информационные выходы ОЗУ 3 и 5 соединены с первыми входами умножителей 18 и

19. Информационные выходы счетчиков

6 - 9 связаны с информационными вхо- 5О дами ОЗУ 2 — 5. Выходы сумматоров 16 и 17 соединены с адресными входами

ПЗУ 11 и 12, информационные выходы которых связаны соответственно с вторыми входами умножителей 18 и 19. Выход умножителя 18 является входом уменьшаемого, а умножителя 19 — входом вычитаемого вычитателя 20, выход которого соединен с адресным входом ПЗУ

96 6

13. Информационный вход ПЗУ 10 соединен с входом уменьшаемого, а информационный выход ПЗУ 13 - с входом вычитаемого вычитателя 21, вьиод которого является входом триггера 15. Выход триггера 15, являющийся выходом устройства, соединен с первым входом дешифратора 22, второй вход которого соединен с выходом триггера 14. Выходы дешифратора 22, выход переполнения счетчика 1 и выходы переноса. сумматоров 1.6 и 17 соединены с одноименными входами блока управления 23.Тактовые выходы блока управления 23 соединены с одноименными тактовыми входами счетчика 1, триггеров 14.и 15 счетчиков б — 9, а также ОЗУ 2 — 5.

Устройство работает следующим образом.

При включении блока 24 питания и запуска устройства блок.23 управления вырабатывает сигнап P который приводит в исходное, т.е. нулевое, состояние содержимое счетчиков 1,6-9.

Затем блок 23 управления генерируютпоследовательность импульсов t „,увеличивающих содержимое счетчика 1, выходы которого являются адресным." входами ОЗУ 2 — 5 -с нуля до максют мального значения, а также сигнапы

Сзф для записи едини цы в соответствующие счетчики,б — 9, Кроме того сиГналы t „» t > у язву

t>< из блока 23 управления поступают на одноименные входы управления ОЗУ 25 для записи содержимого счетчиков

6 — 9 в ячейки памяти по, адресам,ге нерируемым счетчиком 1. Блок 23 управления при получении сигнала P из счетчика 1, сообщающего о его пере." полнении, заканчивает приведение устройства в исходное состояние, которому соответствует содержи:::;е всех ячеек ОЗУ 2 — 5 тождественно равное

1. Это необходимо для того, чтобы учесть, что соответствующие математические ожидания случайных многомер ных сигналов Х, поступающих в дискретные моменты времени на вход устройства, равны 0,5.

В дыскретный момент времени,по сиг-, налу t, генерируемому блоком 23 уп" равления, многомерный входной сигнал

Х () =- Х, Х ...,Х, поступающий из внешней среды, записывается в счетчик 1. Где Х;6(0,1), r — число координат,, - tg = coIlst, Одновременно с сигналом t блок 23 управления

1589296 и 1Хк) + 1

tt (Xt) + и (Хг)т 2

Математическое ожидание вероятнос ти прихода на вход N награды N(t +<) при условии, что команда на выходе устройства Y не будет генерировать-) ся, вычисляется на сумматоре 17,пос тонином запоминающем устройстве 12 и умножителе 19 по формуле генерирует сигнал чтения - t, поступающий на одноименные входы соответствующих оперативных запоминающих устройств 2 — 5, По сигналу t2, происходит считывание содержимого ячеек памяти ОЗУ 2,3,4,и 5 по адресу Х„(1. ), записанному в счетчик 1, При этом нз

ОЗУ 2 считывается число и Х Jчисло случаев, когда после прихода. 10 сигнала Х генерировалась команда

Y 1 в момент времени tp+< на выходе устройства и поступала награда N= l в момент времеин t 2 2, где. Yt(II, 13, Бй)0,)3, в 1 =1,2,3,... Ив ОЗУ 3 счн- IS тывается число n+ fXgg число случаев, когда после прихода сигнала Хи.устройством генерировалась команда

Y = 1, но на вход Я не- поступала награда, т.е. Я = О, Из ОЗУ 4 считы- 20

+- Г вается число и 1Х )- число случаев, когда после прихода сигнала Х команда 7 не вырабатывалась, а награда

N поступала. Из ОЗУ 5 считывается чис ло и (Х„)- число случаев, когда пос- 25 ле прихода сигнала Х команда 7 устройством не вырабатывалась, r.e. Y =

= О, и не поступала на вход N награда, N =О. То есть каждому входному многомерному сигналу Х соответству- 30 .ет определенная строка в ОЗУ 2,33 4 и.5.

За интервал времени, равный

= const, после прихода и записи

0 в счетчик 1 многомерного входного сигнала Xk(t ), рассчитываются математические ожидания вероятности прихоДа на ВХОД Я В МоМВНТ времени tp награды N(t <<}, как прн условии генерации команды Y(t + ) на выходе 40 устройства, так и без ее генерации.

Математическое ожидание вероятнос ти прихода на вход Я награды при условии генерации команды Y на выходе устройства вычисляется на сумматоре 16, 45 постоянном запоминающем устройстве

11 и умножителе 18 по формуле

n-+ Хк) + 1 и= (2„ ) + и (х„1+ г

На базе постоянных запоминающих устройств 11 и 12 реализовано устройство деления, т,е. эти ПЗУ осуществляют отображение адресов ((xt J+ (х.) („- (х,), „- (х„), 23, поступающих с сумматоров 17 и 16, в соответствующие им обратные величины и (Х„) т и (Х„)т 2

1 и (XtJ + и 1хт)т 2

Вычисленные значения М и М с умножителей 18 и 19 поступают на входы вычитатепя 20, где определяется разность М1-Мо.

Условие генерации команды Y(t +> ) на выходе устройства в соответствйи с описанием способа моделирования нейрона определяется по формуле:

1,есин,г Хt(tг)и — - —, гр

У(с 1„)

О,в противном случае, где U сопят - заранее заданный о порог генерации команды Y

1 + Мг — М2

2 степень предпочтительности генерации команды Y на выходе устройства для получения

Р награды, X<(t ) - сумма координат многомерного входного сигнала

Х2,. Постоянное запоминающее устройство 10 осуществляет однозначное отображение адреса Х () р поступающего со счетчика 1, в величину,равную сумме координат, Х; входного

)м! сигнала, а постоянное запоминающее устройство 13 осуществляет отображение адреса, поступающего иэ вычитателя 20, равного разности математических ожиданий, в величину g (M1Ue

- И ) = — — -- — — — Вычитатель 21 р

1+м1 -Ма. на первый вход которого приходит четырех ОЗУ 2 — 5 по адресу Х,„(t ) была произведена запись содержимого одного иэ счетчиков 6 — 9, устройство готово к новому циклу приема многомерного сигнала Х„, генерации команды 7 и приему награды N.

Технические преиьфщества изобретения проявляются в том, что за счет небольшого увеличения сложности и стоимости модели достигается значительное расширение ее функцибнальных возможностей " прежде всего объема запоминающих и распознаваемых сигна" лов. Благодаря этому предлагаемая модель при том же объеме перерабатываемой информации проще вследствие резкого сокращения числа связей между моделями.

Предложенный способ моделирования и основанное на нем устройство позволяют моделировать свойства избирательного изменения возбудимости биологических нейронов при обучении.

Это способствует разработке перспективных направлений исследований в области нейробиологии.

1. Способ моделирования нейрона, предусматривающий прием многомерных входных сигналов и сигнала награды, нахождение суммы координат поступившего сигнала, генерацию сигнала ко-. манды при превышении суммы координат заданной величины порога, о т л ич а ю шийся тем, что, с целью повышения точности моделирования поведения реального нейрона путем регулирования порога генерации сигнала команды в зависимости от прогноза информационного значения поступившего сигнала, в качестве сигнала награды используют заранее выделенный входной сигнал, при приеме входного сигнала устанавливают значения математического ожидания вероятностей прихода сигнала награды при условии генерации сигнала команды и в его отсутствии, величину порога генерации сигнала команды в ответ на поступивший входной сигнал уменьшают или увеличивают в зависимости от знака раз" ности установленных математических ожиданий и вероятности безошибочного прогноза этой разности, а сигналы о наличии или отсутствии возникшей

1589296 !о число, равное сумме координат входно-1 го сигнала X„(tg), а на второй вход " число, равное 8 (M (- M ), производит их сравнение. Если разность ч

Х, — e(M „- M<) О, то знак чис1=å ла на выходе вычит ателя 21 равен

О, в противном случае — 1. По сигналу Ср, генерируемого блокам 23 управлейия, знак числа на выходе вычитателя 21 записывается в триггер 15, инверсный выход которого является выходом устройства Y а. также одним из .выходов дешифратора 22. Значение

7 = 1 говорит о генерации команды устройством в момент времени .со а значение Y = Π— об ее отсутствии.

По сигналу tq „ генерируемому блоком управления, в счетчики 6 — 9 записывается содержимое ячеек памяти, соответствующих ОЗУ 2 — 5,считываемых по адресу Х (), По окончании записи в счетчики 6 — 9 сигнал чтения — t блоком 23 управления снимается и ОЗУ 2 — 5 переходят в режим хранения информации, В дискретный момент времени tl+g по сигналу tying, генерируемому бло.ком 23 управления, в триггер 14 запи- 30 Ф о Р м У л а и s î б Р е т е н и Я сывается значение награды N(tq<<).. . Выход триггера 14 соединен с вторым входом дешифратора 22, который в зависимости от сочетания входных сигналоР Y(tg+1) и N(tp+g) генерирует значение "1" на одном из своих выходов, а на других — значение "0". Выходы дешифратора 22 подключены к соответствующим входам блока 23 управления, который в зависимости от ин- 49 формационного значения выходов дешифратора 22 генерирует один из сигналов м 9 3m зз или э4 °

По одному иэ этих сигналов один иэ счетчиков 6 — 9 увеличивает свое 45 значение на единицу, после чего содержимое этого счетчика записывается в соответствующее ему оперативное запоминающее устройство по адресу .

Х (g), Выходы Пl и П2 сумматоров 5п

16 и 17 (выходы переносов переполнения) подключены к одноименным входам блока 23 управления, Сигналы Пl и TI2 участвуют в формировании сигналов

ЕМУ азам Взъ.и 31 блока 23 УПРае-55 ния. Если значение П! или П2 равно

"l", то !! I запрещает выработку сигналов t>< и t <, а П2 - t>, t+y. После того, как в ячейки памяти одного иэ

1589 29б

l2 команды и поступившей награды запоминают, 2. Устройство для моделирования нейрона, содержащее три счетчика,два триггера и первый сумматор„блок питания, о т л и;ч а ю щ е е с я тем, что, с целью повышения точности моделирования за счет учета, свойств обратимого регулирования текущей эффективности генерации команды в ответ на входные воздействия в зависимости от их информационного значения,оно дополнительно, содержит два счетчика, второй сумматор, два умножителя, два вычитателя, четыре оперативных запо-. минающих устройства, четыре постоянных запоминающих устройства, дешифратор и блок управления, при этом первый счетчик имеет r информационных входов, образующих первую группу входов: устройства, и r информационных выходов, соединенных с адресным входом первого постоянного запоьынающего устройства и. адресными входами .25 четырех оперативных запоминающих устройств, информационный::вход каждого из которых соединен с информацион. ным выходом второго, третьего, четвертого или пятого счетчиков, информационные входы которых соединены с информацHOHHbiMH выходами соответствующих оперативных запоминающих устройств, первые входы первого и второ35 го сумматоров соединены с информационными выходами первого и третьего оперативных запоминающих устройств, а вторые входы — с информационными выходами второго и четвертого оперативных запоминающих устройств, выходы первого и второго сумматоров соединены соответственно с адресными входами второго и третьего постоянных запоминающих устрой тн, информацьюнный выход каждого из которых соединен с первым входом одного из. двух умножителей, второй вход 1аждого из которых соединен -с ч инфор мационным входом вт оро ro или четвертого оперативных запоминающих устройств, причем выход первого умножителя соединен с входом уменьшаемого, а выход второго умножителя— с входом вычитаемого первого вычитателя, выход которого через четвертое постоянное запоминающее устройство соединен с входом вычитаемого второго вычитателя, вход уменьшаемого кото.рого соединен .с информационным.выходом первого постоянного запоминающе-го устройства, а выход — c входом первого триггера, выход которого, являющийся выходом устройства, соединен с BapBblM входом дешифратора, второй вход которого соединен с выходом второго трнггера, вход которого образует второй вход устройства, причем

Каждый из четырех выходов дешифратора., соединен с соответсгвующими входами блока управления, пятые г шестые вхо-ды которого соединены с выходамн переноса первого и второго сумматоров, а седьмой вход — с выходом переполнения первого счЕтчика, а выходЫ блока управления соединены с первым и вторым тактовыми входами .и входом обнуления первого счетчика, тактовыми входами первого и второго триггеров, первыми и вторыми тактовыми входами каждого оперативного запоминающего устройства и первыми и вторыми тактовыпж входами и входами обнуления второго, третьего, четвертого и пятого счетчиков.

1589296

Составитель А. Роговский

Редактор М, Тов тик Техред A. Кравчук Корректор, С.Шевкун

Заказ 2542 Тираж 561 Подписное

ВНИЯПИ Государственного комитета по изобретениям и открытиям при ГКНТ СЧСР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Ф

Производственно-издательский комбинат "Патент", r Ужгород, ул. Гагарина, 101