Устройство для перезапуска вычислительного комплекса при обнаружении сбоя
Изобретение относится к вычислительной технике и может использоваться в многомашинных и многопроцессорных вычислительных системах для осуществления автоматического запуска и перезапуска вычислительного комплекса. Цель изобретения - повышение быстродействия за счет исключения попыток перезапуска вычислительного комплекса на конфигурациях, содержащих устройства, неисправные или выведенные из состава комплекса в данный момент. Для этого в устройство введены группа элементов НЕ, коммутатор, группа узлов элементов ИЛИ, вторая группа элементов ИЛИ, группа элементов И и группа узлов элементов И. Это позволяет при перезапуске вычислительного комплекса учесть информацию, выдаваемую системой контроля устройств, и тем самым исключить попытки перезапуска комплекса на неисправных устройствах. Устройство для перезапуска вычислительного комплекса при обнаружении сбоя содержит также два счетчика, три триггера, генератор импульсов, пять элементов ИЛИ, девять элементов И, группу формирователей импульсов, группу блоков управления, первую группу элементов ИЛИ, пять элементов задержки, две группы регистров, три мультиплексора, четыре демультиплексора, блок выбора конфигурации. 7 ил.
СОЮЗ СОВЕТСНИХ
СОЦИАЛИСТИЧЕСНИХ
РЕСПУБЛИН (51)5 G 06 F 11 16
ГОСУДАРСТВЕННЫЙ НОМИТЕТ
ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ
ПРИ ГКНТ СССР (21) 4484292/24-24 (22) 19.09.88 (46) 23.09.90. Бюл. № 35 (72) П. П. Вайткус, Е. И. Бобыр, В. И. Серенков и В. А. Толстохатько (53) 681.3 (088.8) (56) Авторское свидетельство СССР № 962956, кл. сз 06 F 1! /16, 1980.
Авторское свидетельство СССР № 121 734, кл. сз 06 F 11/16, 984. (54) УСТРОЙСТВО ДЛЯ ПЕРЕЗАПУСКА
ВЫЧИСЛИТЕЛЬНОГО КОМПЛЕКСА
ПРИ ОБНАРУЖЕНИИ СБОЯ (57) Изобретение относится к вычислительной технике и может использоваться в многомашинных и многопроцессорных вычислительных системах для осуществления автоматического запуска и перезапуска вычислительного комплекса. Цель изобретения — повышение быстродействия за счет исключения попыток перезапуска вычислительного комплекса на конфигурациях, соИзобретение относится к вычисли гольной технике и может быть использовано в многомашинных и многопроцессорных системах для осуществления автоматического запуска и перезапуска вычислительного комплекса.
Цель изобретения — повышение быстродействия устройства.
На фиг. 1 и 2 представлена схема устройства; »а фиг. 3 — структурная схема блока выбора конфигурации; на фиг. 4 структурная схема блока управления; на фиг. 5 — структурная схема формирователя импульсов; на фиг. 6 — — структурная схема коммутатора; на фиг. 7 — временная диаграмма работы генератора серий импульсов.
Устройство (фиг. 1 и 2) содержит первый 1 и второй 2 счетчики, первый 3, второй 4 и третий 5 триггеры, генератор 6 импульсов, „„SU 1594543 А 1 держащих устройства, неисправные или выведенные из состава комплекса в двинь;й момент. Для этого В устройство Ввсдены группа элементов НЕ, коммутатор, групп» узлов элементов ИЛИ, вторая группа элементов ИЛИ, группа элементов Й и грие а узлов элементов И. Зто позволяет при перезапуске вычислительного комплекса учесть информацию, выдаваемую системой контроля устройств, и тем самым исключить попытки перезапуска комплекса на неисправных устройствах. Устройство для перезапуска вычислительного комплекс» при обнаружении сбоя содержит также два счетчика, три триггера, генератор импульсов, пять элементов ИЛИ, девять элементов И, груп у формирователей импульсов, группу блоков управления, первую группу элементов ИЛИ, пять элементов задержки, две группы р»гистров, три мультиплексора, четыре демультиплексора, блок выбора конфигурации.
7 ил. первый 7, второй 8, пятый 9, третий 10 и ч«твертый 11 элементы ИЛИ, первый 12, второй 13, третий 14, седьмой 15, четвертый 16, пятый !7, шестой 18 и девятый 19 элементы
И, группу формироватслсй 20 импульсов, группу блоков 21 управления, первую группу элементов ИЛИ 22, первый 23, третий "4, четвертый 25, пятый 26 и второй 27 элементы задержки, первую 28 и вторую 29 группы регистров, первый 30, второй 31 и третий 32 мультиплексоры, восьмой элемент И 33, первый 34, второй 35, третий 36 и четвер"ûé,37 демультиплексоры, блок 38 выбора конфигурации, группу элементов НЕ 39, коммутатор 40, группу узлов 41 элементов ИЛИ. вторую группу элементов ИЛИ 42, группу элементов И 43 и группу узлов 44 эле»e iтов И. Индекс при позиции элемента отр»1594543 жает количество этих элементов в названных узлах или группах, при этом P — — количество процессоров вычислительного комплекса;
М вЂ” количество модулей оперативной памяти; К вЂ” количество каналов ввода-вывода; 5
Т вЂ” количество внешних устройств.
Блок 38 выбора конфигурации (фиг. 3), содержит первую 45 и вторую 46 группы узлов элементов И, первую 47 и вторую 48 группы элементов И, группу узлов 49 элементов ИЛИ, узлы 50...52 элементов ИЛИ, узлы 53...55 триггеров, группы 56 и 57 элементов НЕ, элемент ИЛИ 58 и регистр 59. Триггеры 53 хранят состояние каждого из М модулей оперативной памяти, триггеры 54 каждого из К каналов, а триггеры 55 -- каж 15 дого из Т внешних устройств.
Каждый блок 21 угравления группы (фиг. 4) содержит триггер 60, генератор 61 импульсов, счетчики 62 и 63, элемент И 64, элементы ИЛИ 65...67, элемент 68 задержки, элемент ИЛИ-НЕ 69, группу элементов И 70 и дешифратор 71.
Каждый формирователь 20 импульсов группы (фиг. 5) содержит элемент И 72, элемент НЕ 73 и элемент 74 задержки
Коммутатор 40 (фиг. 6) содержит группу 25 элементов ИЛИ 75.
Устройство работает следуюц им, образом.
При вкл ючен и и устройств а через вход начальной установки на вход второго эле- зо мента ИЛИ 8 поступает положительный vìпульс. Появившись на выходе ИЛИ 8, ияпульс устанавливает в нулевое состояние первый триггер 3, через элемент ИЛИ 10--второй 4 и третий 5 триггеры, второй счетчик 2 и регистры 28ь..28р, через элементы 35
ИЛИ 22ь..22р — регистры 29ь..29, и приводит в исходное состояние блок 38 и блоки
21ь..21р. В исходном состоянии на первых из командных выходов каждого блока 21ь..
21р присутствуют уровни логической «1», а на остальных — уровни логического «О».
Наличие единичных сигналов на первых командных выходах блоков 21 ...21» управления дает возможность каждому проц:-ссору вести вычисления по программе.
При нормальной работе процессора его 45 состояния «Ожидание» и «Счет» сменяют одно другое во времени, причем состоянию процессора «Ожидание» соответствует уровень логической «1», а состоянию процессора
«Счет» — чро вень логического «О». Сиги ал ы
«Ожидание» и «Счет» от всех процессоров 0 поступают на входы соответствующих формирователей 20ь..20р, каждый из которых формирует короткий положительный импульс при переходе процессора из состояния
«Счет» (логического «О») в состояние «Ожиданиее» (логической «1») . При работ аю гцих
55 процессорах (или хотя бы одного из них) сигналы с выходов формирователей 20 ...20р логически складываются на первом элементе
ИЛИ 7, и при наличии разрешающего потенциала на втором входе первого элемента
И 12 с нулевого выхода триггера 3 постоянно обнуляют счетчик 1, На счетный вход счетчика 1 постоянно по тупает последовательность импульсов от генератора 6.
При останове всех процессов на входах формирователей 20ь ..20, присутствуют уровни логической «1» (останов процессора соответствует состоянию «Ожидание») . Счетчик 1 перестает обнуляться и сигналом «Переполнение» устанавливает триггер 3 в единичное состояние. Единичный сигнал с единичного выхода триггера 3, пройдя второй элемент И. 13 (так как триггер 4 находится в нулевом состоянии и на его нулевом выходе, а соответстве".Hî, и на выходе элемента 23 задержки имеет место единичный сигнал), запускает генератор серии импульсов, собранный <а элементах 23...27 задержки, элементе ИЛИ !0, элементе И 13 и триггере 4.
Генератор непрерывно вырабатывает пять серий импульсов, сдвичутых один относительно другого (фиг. 7). Одновременно нулевым сигналом с нулевого выхода триггера 3, поступающим на второй вход первого элемента
И 12, блокируется прохождение сигналов
«Ожидание» и «Счет» на время выполнения операций запуска, по кольку процессоры при выполнении этих операций меняют свое состояние. Импульсы, вырабатываемые генератором, управляют устройством в режиме запуска.
Работа с каждым процессором в этом режиме осуществляется поочередно. Номер процессора, с которым в данный момент ведется работа, находится в счетчике 2. Код номера процессора со счетчика 2 поступает на адресные входы мультиплексоров 30...32 и демультиплексороз 34...37, которые производят коммутацию соответствующих коду процессора регистров из групп регистров
28ь..28 и 29,...29 к блока управления из блоков 21ь..21р Ь /-м регистре 28; (i=!, 1. ) в позиционном коде хранятся номера комбинаций устройств оперативной памяти (ОП) каналов и внешних запоминающих устройств, когорые с i-м процессором (i=T, P) уже принимали участие в попытке перезапуска вычислительного комплекса либо имеют в своем составе неисправное или выключенное устройство. Разрядность каждого регистра равна М К Т (где М вЂ” количество модулей ОП; К вЂ” количество каналов; Т— количество внешних запоминающих устройств). В регистре 29; (1=1, P) в позиционном коде хранятся номера устройств ОП, канала и внешнего запоминающего устройства, которые с !-м процессором образуют текущую конфигурацHn, на которой ocóществляется попытка перезапуска вычислительного комплекса. Разрядность регистра
29,: равна М- К+Т.
В случае неисправности любого устройства ОП, канала, внешнего запоминающего
1594543 устройства или процессора или невключения их в рабочую конфигурацию комплекса на входе состояния, соответствующего этому устройству, присутствует потенциал логической «1». В этом случае на выходах коммутатора 40, соответствующих комбинациям устройств, в составе которых имеется неисправное или не включенное в состав отмеченное устройство, имеются потенциалы логической «1». По поступающему с выхода элемента И 13 первому импульсу из серии импульсов производится запись в регистры
28 ...28, позиционных кодов номеров комбинаций устройств, которые не могут участвовать в перезапуске комплекса по причине наличия в них неисправных или не включенных в конфигурацию комплекса устройств.
Запись в регистры 28 ...28, позиционных кодов осуществляется через элементы ИЛИ
41i...4 I ., каждой из групп. П ри наличии неисправного или не включенного в состав конфигурации комплекса i-ro процессора (i = l, Р) разряды регистра 28; полностью будут заполнены единицами; так как ни одна из комбинаций устройств с этим процессором не может участвовать в перезапуске вычислительного комплекса. Таким образом, принятые меры позволяют не делать попыток запуска вычислительного комплекса с комбинациями устройств, в которых имеются неисправные или не включенные в состав конфигурации устройства.
В начальный момент запуска вычислительного комплекса счетчик 2, как было отмечено, находится в нулевом состоянии. Нулевой код с его выхода поступает на адрес-. ные входы мультиплексоров 30...32 и демультиплексоров 34...37, которые коммутируют первые регистры 28 и 29, а также первый блок 21i. С помощью элемента И 43 производится анализ на возможность участия в перезапуске комплекса с первого процессора, код которого равен нулю. Для этого первый процессор должен быть исправным, что определяется наличием сигнала «О» на первом входе состояния, и на выходе соответствующего ему блока 21i должен присутствовать сигнал «Останов». Наличие логической «1» на выходе останова блока 211 свидетельствует о том, что блок не участвует в перезапуске вычислительного процессора.
Если блок 21i оказывается не запущенным на управление перезапуском и первый процессор исправен, то на выходе мультиплексора 32, а ссютветственно, и на первом входе элемента И 14 появляется единичный сигнал — сигнал участия. Проверка присутствия сигнала участия на первом входе И 14 осуществляется первым импульсом из серии, снимаемым с выхода элемента И 13. При его наличии устанавливается в единичное состояние триггер 5, который единичным сигналом с единичного выхода разрешает прохождение импульсов второго, третьего и четвертого из серии на выходы элементов И
По этому сигналу блок 21 запускается на управление программой перезапуска вычислительного комплекса.. На выходе оста.нов а блока 211 устанавливается уровен ь логического «О». При этом, на первом выходе из группы командных выходов блока 211 тоже появляется уровень логического «0», а на втором выходе устанавливается уровень логической «1». В ответ на этот единичный сигнал первый процессор выполняет первую операцию запуска. В случае нормального завершения первой операции запуска процессор выдает сигнал, который поступает на первый вход группы входов состояния
16...18 соответственно, По импульсу с выхода пятого элемента И 17 на первом выходе демультиплексора 37 появляется единичный сигнал, устанавливающий (через элемент
5 ИЛИ 22 ) в нулевое состояние первый регистр 29 . Одновременно импульс с выхода элемента И 17 поступает на управляюгций вход блока 38 и устанавливает на первой группе выходов номера устройств, назначенных B конфигурацию к первому процессору, а на второй группе выходов — позиционный номер комбинации этих устройств.
Причем в конфигурацию к первому процессору назначаются только исправные и включенные в конфигурацию комплекса устрой-, 15 ства. Это осуществляется блокированием:. единичными сигналами регистра 28 через мультиплексор 30 в блоке 38 (через 2-ю группу входов) тех комбинаций устройств, в которых имеется неработоспособное устройство по отмеченным причинам.При йаличии способных участвовать в перезапуске комбинаций устройств по импульсу с выхода элемента И 18, поступаю щему на вход демультиплексора 36 и через него на вход стробирования приема регист25 ра 29, производится прием кодов номеров устройств в этот регистр. Кроме того, импульс с выхода элемента И 18 поступает па вход демультиплексора 34, сигналом с пер- вого выхода которого, постуйающим через элемент ИЛ И 421 на строб ирующи и вх од регистра 28, обеспечивается прием в этот регистр кода номера комбинации устройств, с которыми работает первый. процессор.
Запись в регистр 281 кода номера комбинации устройств осуществляется через элементы И 44 ...И 44„ „первой группы. Импульс с выхода элемента И 18, поступая на вход блока 38, исключает из состава незанятых, но работоспособных устройств те, которые назначены в конфигурацию с первым процессором. При этом на первой группе выходов блока 38 — не нулевой код, в результате чего на выходе элемента ИЛИ 11, а соответственно, и на первом входе элемента И 15 появляется единичный сигнал. Прой-. дя элемент И 15, этот единичный сигнал под-. ключает первый выход демультиплексора 35
45 на вход пуска первого блока 2I i.
1594543 блока 21 i и переключает его таким образом, что на следующем выходе из группы командных выходов появляется сигнал, в ответ на который процессор выполняет вторую операцию запуска и т. д. до окончания последней операции запуска.
В случае непрохождения какой-либо операции запуска блок 21i переходит в исходное .состояние, при котором на его выходе останова и на первом выходе из группы командных выходов устанавливаются уровни логической «1», а на остальных оставшихся выходах — уровни логического «О».
llосле пуска первого блока 2! на выходе элемента 27 задержки появляется пятый импульс из серии. По этому импульсу содержимое счетчика 2 увеличивается на «1», а мультиплексорами 30...32 и демультиплексорами 34...37 коммутируются следующие по порядку регистры из групп регистров 28 и 29 и следующий блок 21. Работа устройства по созданию конфигураций для второго и последующих процессоров происходит аналогично. При этом в блоке 38 учитываетсН занятость устройств по причине их участия в конфигурациях с процессорами, а также их исправность и включенность в состав
Конфигурации комплекса. В результате этого создается количество конфигураций, равное возможному количеству комбинаций из работоспособных модулей ОП, каналов, в ешних запоминающих устройств и процессоров.
После попытки создания конфигурации с последним процессором счетчик 2 обну л яетс я (коэффи циент пересчета ра вен Р) и устройство опять переходит к работе с первым процессором.
В случае, если первый процессор выполняет какую-либо операцию из подпрограммы перезапуска (на выходе останова блока 2! нулевой сигнал), или неисправен, или не включен в состав комплекса, то на выходе элемента И 43 — нулевой сигнал. Нулевой сигнал при этом и на единичном выходе триггера 5. Элементы И 16...18 закрыты, управляющих импульсов с элементов 24...26 задержки на их выходах нет, и происходит холостой» ход по созданию конфигурации с первым процессором. Состояние регистра . ?9i при этом не изменяется, и сигнала пуска на входе пуска блока 21 нет. Сигнал пуска в блок 21 не выдается и в случае, есл и процессор исправен и не выполняет операций нз подпрограммы перезапуска, но в конфигурацию с ним не назначено других устройств комплекса. Подобная ситуация возникает тогда, когда количество исправных устройств какого-нибудь типа (например, каналов) меньше количества процессоров и они
«се находятся в конфигурации с другими процессорами.
Если при работе блока 21i по перезапуску какая-либо операция из подпрограммы перезапуска на первом процессоре не заверши10 !
ЗО
45 лась по какой-либо причине, то на выходе останова блока устанавливается уровень логической «1», т. е. он возвращается в исходное состояние. Если при этом .первый процессор исправен, то на первом входе элемента И 14 — единичный сигнал и при его опросе сигналом с выхода элемента И 13 устанавливается в состояние «1» триггер 5, разрешая прохождение импульсов второй, третьей и четвертой серий на выход элементов И 16...18 соответственно.
По импульсу с выхода элемента И 16, поступающему на вход блока 38, устройства, принимавшие участие в перезапуске вычислительного комплекса с первым процессором (номера их с выхода регистра 29 через мультиплексор 31 поступают на первую группу входов блока 38), переводятся в состав свободных устройств, после чего они вновь могут включаться в состав конфигураций. По импульсу с выхода элемента И 17 обнуляется регистр 29, на первой группе выходов блока 38 устанавливаются позиционные коды номеров устройств, назначенных в новую конфигурацию к процессору, а на второй группе выходов — позиционный код номера комбинации этих устройств. При этом номера комбинаций устройств, на которых делалась попытка перезапуска, а также в которых содержатся неисправные устройства, с выхода регистра 28 через мультиплексор 30 передаются на блок 38 и запрещают назначение этих комбинаций к первому процессору. По импульсу с выхода элемента
И 18 производится прием кодов номеров устройств в регистр 29, в блоке 38 назначенные устройства исключаются из состава незанятых, а код номера комбинации записывается в регистр 28ь Запись в регистр 28 осуществляется без предварительного обнуления, в результате чего он накапливает поступающие на запись единицы. Регистр 28 при этом хранит позиционные коды номеров всех комбинаций устройств, которые либо совместно с 1-м процессором прошли попытки,перезапуска комплекса, либо содержат неисправные устройства. При возникновении таких же ситуаций с другими процессорами комплекса работа устройства по перезапуску аналогична работе с первым процессором.
Если на каком-либо процессоре подпрограмма перезапуска выполнилгсь до конца (пришел сигнал об окончании последней операции на группу входов состояний соответствующего блока 21), на выходе окончания перезапуска блока 21 появляется уровень логической «1», который поступает на вход элемента ИЛИ 9 и далее на вход элемента ИЛИ 8 и осуществляет начальную установку (обнуление). всех схем устройства.
В случае массовых отказов устройств комплекса, когда оказываются неработоспособными все устройства одного типа, автоматический перезапуск вычислительного комплекса невозможен. Признаком отказа
1594543!
О вычислительного комплекса служит единичное состояние всех выходов всех регистров
28 ...28Р (исчерпание всех возможных комбинаций исправных устройств комплекса) и единичное состояние выходов останова блоков 21 (ни один из процессоров не выполняет операций по перезапуску вычислительного комплекса). При выполнении этих условий на выходе элемента И 19 устанавливается единичный потенциал, свидетельствующий о том, что автоматический запуск вычислительного комплекса невозможен.
В блоке 38 (фиг. 3) триггеры узла 53 являются триггерами занятости модулей оперативной памяти. По сигналу начальной установки, поступающему на установочный вход
15 блока и далее на первые входы элементов
ИЛ И узла 49, триггеры устанавливаются в единичное состояние. Единичное состояние ния в соответствующем регистре. Кроме того, код с выхода регистра 59 поступает на входы элементов ИЛИ узлов 50...52, где осуществляется обратное преобразование кода номера комбинации устройств в коды номеров устройств.
Коды номеров устройств поступают на входы соответствующих элементов И 46 и по сигналу с третьего управляющего входа блока 38 устанавливают в нулевое состояние триггеры узлов 53...55 тех устройств, которые назначены в конфигурацию. Кроме того, 50
55 каждого триггера узла 53 соответствует незанятости одноименного модуля оператив-ной памяти. Аналогично триггеры узлов 54 и 55 являются триггерами занятости модулей каналов и внешних запоминающих устройств. Элементы И 47 выполняют роль шиф- раторов номеров комбинаций устройств оперативной памяти, каналов и внешних 25 запоминающих устройств. Для этого на входы элементов И 47 заведены все возможные комбинации номеров этих устройств. В начальный момент, когда все устройства свободны, на выходах всех элементов И 47 устанавливается потенциал логической «1». Это 30 свидетельствует о том, что любая комбинация устройств оперативной памяти, канала и внешнего запоминающего устройства может быть назначена в конфигурацию к процессору для осуществления перезапуска вычислительного комплекса. На элементах 35 .И 48 и элементах НЕ 56 осуществляется выбор одной комбинации устройств из всех возможных. При этом комбинации устройств уже участвовавшие в перезапуске и хранящиеся на регистрах 28, через мул ьтиплек- 4О сор 30 поступают на элементы НЕ 57 и далее на входы соответствующих элементов И 48, чем запрещается повторное назначение комбинации устройств. Код выбранной комбинации устройств с выходов элементов И 48 заносится и хранится в регистре 59. Код выбранной комбинации с выхода регистра 59 поступает на вторую группу выходов блока 38 и далее на регистры 28 для запоминаномера устройств с выхода элементов ИЛИ узлов 50...52 поступают на первую группу выходов блока 38 и далее на регистры 29.
При переводе устройств конфигурации из занятого состояния в свободное, номера этих устройств с группы выходов соответствчощего регистра 29 через мультиплексор 31 поступают на первую группу входов блока 38, далее на входы элементов И 45 и по сигналу на первом управляющем входе блока 38 устанавливают в единичное состояние соответствующие триггеры узлов 53...55. По сигналу с первого управляющего входа блока 38, поступающему на первый вход элемента ИЛИ 58, производится обнуление перед приемом регистра 59.
В каждом блоке 21 (фиг. 4) счетчик 62 и дешифратор 71 определяют выполняемуlo операцию из подпрограммы перезапуска вычислительного комплекса. Г1ри включении устройства на установочный вход блока 2! поступает импульс начальной установки, который поступает на вход элемента ИЛИ 66 и устанавливает в исходные (нулевые) состояния счетчики 62 и 63 и триггер 60. На первом выходе дешифратора 71 устанавливается уровень логической «1>., a на остальных — логическогс «0», при этом на выходе элемента И Л И-НЕ 69 (выход останов а устанавливается также уровень логической
«1». При поступлении сигнала пуска на вход блока 21 он поступает через элемент ИЛИ 65 на счетный вход счетчика 62 и изменяет сto состояние на единицу. Г1ри этом единичный уровень на первом выходе дешифратор« пропадает и появляется единичный уровень на втором выходе дешифратора, который осуществляет запуск первой операции по;;— программы перезапуска. Сигналом с выход; элемента ИЛ И 66 осу ществл яется такiKe обнуление счетчика 63 и установка в единя ное состояние триггера 60, разрешаюпц го прохождение импульсов с генератора 6! импульсов через элемент И 64 на с.етный вход счетчика 63.
При нормальном завершении операции перезапуска на соответствующий вход окончания операции блока 21 поступает импульс, который открывает соответствующий элемент И 70 и, пройдя элемент ИЛИ 65, добавляет единицу в счетчик 62. Дешифратор 7! выдает следующую кодовую комби наци ю на выходы блока 21, и осуществляется запуск следующей операции подпрограммы перезапуска. Одновременно с запуском операции сигналом с выхода элемента ИЛИ 65 осуществляется обнуление счетчика 63, который начинает подсчет импульсов с нуле вого состояния. Если после запуска какойлибо операции не приходит сигнал о ес окончании в течение интервала времени, onðeделяемого временем пересчета счетчика 63, с выхода переполнения счетчика 63 выдастся с игнал, переводящий в нулевое состоя н ис
I. 594543
10
Формула изобретекия
65 счетчик 62 и триггер 60. Сам счетчик 63 обнуляется через время задержки элемента 68 задержки.
В случае нормального завершения всех операций перезапуска сигнал об окончании последней из них поступает на второй вход последнего элемента И 70, с выхода которого вЫдается сипгал об окончании перезапуска вЫчислительного комплекса и установке в исходное (нулевое) состояние всех схем блока 21.
Таким образом, устройство позволяет осуществлять автоматический запуск вычислительного комплекса при сбое всех процессоров, входящих в состав вычислительного комплекса. Устройство осуществляет автоматическуго конфигурацию вычислительной системы, что обеспечивает автоматический запуск вычислительного комплекса при наличии хотя бы по одному исправному устройству различных типов. Устройство отличается большим быстродействием, пос ольку позволяет исключить из перебора возможных конфигураций те, в которых имеются неисправные или невключенные устройства, входящие в состав комплекса.
Устройство для перезапуска вычислительного комплекса при обнаружении сбоя, содержащее два счетчика, три триггера, генератор импульсов, пять элементов ИЛИ, девять элементов И, группу формирователей импульсов, группу блоков управления, первую группу элементов ИЛИ, пять элементов задержки, две группы регистров, три мультиплексора, четыре демультиплексора и блок выбора конфигурации, причем вход i-ro формирователя импульсов группы (i=1, Р, где
Р— количество процессоров в вычислительНом комплексе) соединен с i-м входом ожидания устройства, выход i-го формирователя импульсов группы подключен к i-му входу первого элемента ИЛИ, выход которого соединен с первым входом первого элемента-И, вт >рой вход которого подключен к инверсному выходу первого триггера, выход первого элемента И соединен с установочным входом первого счетчика и с первым входом второго элемента ИЛИ, второй вход которог o является входом начальной установки устройства, выход второго элемента И соединен с установочными входами всех блоков управления группы, установочным входоь второго счетчика, установочными вхо.-дами всех регистров первой группы, установочным входом блока выбора конфигурации, первыми входами элементов ИЛИ первой группы, первым входом третьего элемента ИЛИ и входом установки в «0» первого триггера, вход установки в «1» которого подключен к выходу первого счетчика, счетный вход которого соединен с выходом генератора ггм !гул ьсОег, с дг!гг!г г 1г ыгг BI>!õÎä перв ог о триггера соединен с первым входом второго элемента И, второй вход которого нодклгочеи к выходу первого элемента задер>кки, вход которого соединен с нулевым выходом второго триггера, вход установки в «О» которого и вход установки в «О» третьего триггера соединены с выходом третьего элемента
ИЛИ, второй вход которого подключен к выходу второго элемента задержки и соединен со счетным входом второго счетчика, выходы которого подключены к адресным входам с первого по четвертый демультиплексоров, первого, второго и третьего мультиплексоров, выход третьего мультиплексора соединен с первым входом третьего элемента И, второй вход которого подключен к выходу второго элемента И и соединен с единичным входом второго триггера и входом третьего элемента задержки, выход третьего элемента И подклгочен к входу установки в «1» третьего триггера, единичный выход которого соединен с первыми входами чет-, вертого, пятого и шестого элементов И, вторые входы которых подключены к выходам третьего, четвертого и пятого элементов задержки соответственно, выход третьего элемента задержки через четвертый и пятый элементы задер>кки соединен.с входом второго элемента задер>кки, выход шестого элемента И соедицен с первым входом седьмого элемента И, информационными входами первого и третьего демультиплексоров, первым информационным входом блока выбора конфигурации, выход пятого элемента
И подключен к второму информационному входу блока выбора конфигурации и к информационному входу четвертого демультиплексора, выход третьего демультиплексора соединен со стробирующими входами соответствующих регистров второй группы, выход четвертого элемента И соединен с треть-им информационным входом блбка выбора конфигурации, г -й выход из первой группы выходов которого подключен к информационному входу каждого из регистров второй группы и. к г -му входу четвертого элемента ИЛИ, выход которого соединен с вторым входом седьмого элемента И, выход . которого соединен с информационным входом второго демультиплексора, i-й выход которого подключен к входу пускаi-го блока управления группы, группа входов состояния которого является г -й группой входов из груггп входов состояния устройства, а группа выходов являетсяi-й группой выходов групп командных выходов устройства, а выход окончания перезапуска подключен к i-му входу пятого элемента ИЛИ, выход которого соединен с третьим входом второго элемента
ИЛИ, выход восьмого элемента И соединен с входом девятого элемента И, выход которого является выходом отказа устройства, а г -я группа входов из групп входов девятого элемента И подключена к выходам i-го ре1594543
14
13 гистра первой группы и к i-й группе информационных входов первого мультиплексора, группа выходов которого соединена с первой группой информационных входов блока выбора конфигурации, -й выход четвертого демультиплексора соединен с вторым входом i-ro элемента ИЛИ первой группы, выход которого соединен с установочным входом i-го регистра второй группы, группа выходов которого соединена с -й группой информационных входов второго мультиплексора и является i-й группой из групп выходов задания режима устройства, а группа выходов второго мультиплексора соединена с второй группой информационных входов блока выбора конфигурации, отличающееся тем, что, с целью повышения быстродействия устройства, в него введены группа элементов НЕ, группа узлов элементов
ИЛИ, вторая группа элементов ИЛИ, группа элементов И, группа узлов элементов И и коммутатор, причем i-й вход из входов состояния процессоров устройства соединен с первыми входами элементов ИЛИ i-го узла группы и с входом i-го элемента HE группы, выход которого подключен к первому входу -го элемента И группы, выход которого является -м информационным входом третьего мультиплексора, а второй вход подключен кi-му входу восьмого элемента И и к выходу останова i-го блока управления группы, -й выход первого демультиплексора соединен с первым входом -го элемента ИЛИ второй группы и с первыми входами элементов И !
-го узла группы, а вторые входы j-X (j=I, М, К, Т, где М вЂ” количество модулей оперативной памяти; К вЂ” количество каналов ввода-вывода; Т вЂ” количество внешних устройств) элементов И каждого из i-х узлов группы соединены между собой и подключены к J-му выходу второй группы выходов блока выбора конфигурации, второй вход -го элемента ИЛИ второй группы соединен с вторыми входами остальных элементов
15 ИЛИ той же группы и подключен к выходу второго элемента И, выход i-го элемента
ИЛИ второй группы соединен со стробирующим входом i-ro регистра первой группы, второй вход /-го элемента ИЛИ i-го узла группы подключен к выходу 1-го элемента И
i-го узла группы, выход 1 -го элемента ИЛИ
t-го узла группы соединен с -м информационным входом i-го регистра первой группы а третий вход подключен к третьим входам
1-х элемен — îâ ИЛИ каждого из узлов и сп25 единен с j-м выходом коммутатора, /-й вход которого является j-м входом из входов состояния устройств комплекса устройства.
1594543
Рие. J!
594543
1594543
$-й дхОР
Ф15
Г-РдхаГ
Ю5
Ну еЖю
Ж.ауФ
Й/Г 7
Спета интел ь Д. В а н >ох и н ! едактор В. Петраш Техрсд A. Кравчук Корректор A Осауленко
Заказ >!!:30 Тираж 569 Подписное
l>I II ! Il!! I I <><«д >рс и«н>в>го t <>it>< гехи по ii «><>I>« >енино и открытия«при 1 К! . Г <,(СР
I 1:3035>, Мо<ква, Ж 35, Рау.«скан паб., д. 4<5
li> « . < i:< >гн<>-и « а<ельский a<»tt>tttt;t«
