Одноразрядный сумматор

 

Изобретение относится к вычислительной технике и может быть использовано при проектировании микросхем. Целью изобретения является уменьшение сложности и потребляемой мощности. Одноразрядный сумматор содержит диоды Шотки 1 - 4, диоды 5 - 7, P-N-P-транзисторы 8 - 10, N-P-N-транзисторы 11 - 13, резисторы 14 - 25, фазорасщепительные 26, 27 и инвертирующие 28, 29 каскады. Поставленная цель достигается введением P-N-P-транзисторов, которые в сочетании с соответствующими резисторами образуют источники тока, управляемые входными сигналами сумматора. 1 ил.

ССИОЗ СОВЕТСНИХ

СОЦИАЛИСТ ИЧЕСИИХ

РЕСПУБЛИК (51) 5

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

flO-ИЗОБРЕТЕНИЯМ И ОЧНРЫТИЯМ

ОРИ ГКНТ СССР

{ 21) 4424817/24-24 (22) 11.05.88 (46) 15. 10.90. Бюл. Ф 38 (71) Таганрогский радиотехнический институт им. В.Д.Калмыкова (72) Ю.И.Рогозов, С.П.Тяжкун, Н.И.Чернов и Т.И.Срывкина (53) 68 1.325(088,8) (56) Угрюмов Е.П. Проектирование злементов и узлов ЭВМ. — М.: Высшая школа, 1987, с.184, рис.11.4.

Алексенко А,Г., Шагурин И.И.

Иикросхемотехника. — И.: Радио и связь, 1982, с.148, рис.3.29.

Справочник по интегральным микросхемам./ Поп ред Б.B.Òàðàáðèíà. . - И.: Энергия, 1977, с.52. М

2 (54) ОДНОРАЗРЯДНЬЙ СУММАТОР (57) Изобретение относится к вычислительной технике и может быть использовано при проектировании микросхем.

Целью изобретения яВляется уменьшение сложности и потребляемой мощности. Одноразрядный сумматор содержит диоды Шотки 1-4, диоды 5-7, р-и-ртранзисторы 8-10, и-р-и-транзисторы

11-13, резисторы 14-25, фазорасщепительные 26, 27 и инвертирующие 28, 29 каскады. Поставленная цель достигается введением р-п-р-транзисторов, которые в сочетании с соответствующими резисторами образуют источи .ки тока, управляемые входными сигналами сумматора. 1 ил.

1599854

Т„= 0,4.К r.o, 50

Изобретение относится к вычислительной технике и может быть использовано при разработке микросхем ТТЛ.

Цель изобретения — уменьшение слож5 ности и потребляемой мощности сумматора.

На чертеже представлена схема одноразрядного сумматора.

Одноразрядный сумматор содержит диоды Шотки 1-4, диоды 5-7, р-и-ртранзисторы 8-10, и-р"и-транзисторы

11-13, резисторы 14-25, фазораещепительные 26, 27 и инвертирующие 28, 29 каскады и имеет входы слагаемых

А, В, С и выходы суммы S и переноса

P. В качестве примера на чертеже представлены схемотехнические реализации фаэорасщепительных 26, 27 и инвертирующих 28, 29 каскадов, состоящие иэ и-р-и-транзисторов 30-37, диода 38 и резисторов 39-44.

Одноразрядный сумматор работает следующим образом.

Входные сигналы А, В, С поступают 25 на катоды диодов 1-3, которые совместно с резисторами 14-16 образуют арифметический сумматор входных сигналов.

Диоды 4-6 и резисторы 14-19 определяют статические характеристики источ- 30 ников тока, реализованных на транзисторах 8-13 и резисторах 20-25. Причем резистор 9 обеспечивает постоянно открытое состояние транзисторов

8-13 небольшим токам для повышения быстродействия. Транзисторы 11-13 с

35 резисторами 23-25 одинакового номинала образуют токовые повторители, в коллекторы которых втекает по одному дискрету тока (То). Транзисторы

8-10 с резисторами 20-22 образуют управляемые источники тока. Причем выбором номиналов резисторов 20-22 достигаются следующие зависимости . коллекторных токов транзисторов 8-10 45 от комбинации входных сигналов сумматора:

Т„= 1,5Ы Т„ь Тк = 0,650 То где (6 — число входных сигналов,име-. ющих нулевые значения.

Базовые токи транзисторов 30, 34, 35 фаэорасщепительных каскадов определяются разностью коллекторных токов соответствующих р-п-р-транзисторов 9, 10, 8 и соответствующих и-р-и-транзисторов 12, 13, 11.

Если на входы сумматора подана нулевая комбинация входных сигналов

А = В = С = 0, то в базы транзисторов 30, 34, 35 потекут токи: Тy,=

= 0,95 Т ; Т6з = 3,5 То ТБ = 0,2 То

При этом транзистор 30 откроется, транзистор 31 закроется, транзистор

33 откроется и через диод 7 отберет входной ток транзистора 34. Цоследний закроется, но откроется транзистор 35, что вызовет насыщение транзистора 37. В результате на выходах сумматора устанавливаются нулевые значения сигналов: P = S = С.

Если сигнал высокого логического уровня установлен на одном иэ входов (например, А = 1, В = С = О), то 6ьо Оs3 Тою Т = 2 То 3 63

= -0,2 I,. При этом транзистор ЗЬ откроется, что приведет к насыщению транзистора 33, который через свой коллектор и диод 7 отберет входной ток транзистора 34. Последний закроется, и, так как транзистор 35 закрыт, откроется транзистор 36 и закроется транзистор 37. В результате на выходах сумматора установятся следующие сигналы S = 1, P = О.

Если сигнал высокого уровня установлен на двух входах сумматора (например, А = В = 1; С = О), то Т ьо

-0,35 То gç = 0,5 То э

= -О, 6 Т . Следовательно, тр ан эис торы

30 и 35 будут закрыты, что приведет к запиранию транзистора 33. Так как базовый ток транзистора 34 не отбирается через диод 7, то данный транзистор будет открыт, что приведет к отпиранию транзистора 37. В результате на выходах сумматора устанавливаются следующие сигналы: S=O, Р=1.

Если А = В = С = 1, то коллекторные токи транзисторов 8-10 будут значительно меньше коллекторных токов транзисторов 11-13, что приведет к запиранию транзисторов 30, 34, 35.

В результате сигналы на выходах сумматора примут следующие значения:

S = P

Формула изобретения

Одноразрядный сумматор, содержащий три п-р-п-транзистора, два инвертирующих каскада, фазорасщепительный каскад, девять резисторов и диод, причем выходы фазорасщепительного

Составитель B.×åðíèêoâ

Редактор А.Маковская Техред М,Дидык Корректор Н. Ревская

Заказ 3144 Тираж 565 Подписное

Bl1HHIIH Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина,101

5 59985 каскада соединены с соответствующими входами первого инвертирующего каскада, первые выводы первого, второго, третьего и четвертого резисторов объединены и подключены к шине питания сумматора, выходы суммы и переноса которого подключены к выходам соответственно первого и второго инвертирующих каскадов, о т л ич а ю шийся тем, что, с целью уменьшения сложности и потребляемой мощности сумматора, в него введены фазорасщепительный каскад, четыре диода Шотки, два диода, три р-и-ртранзистора и три резистора, причем первый, второй и третий входы сумматора через соответствующие диоды Шотки в обратном включении подключены к первым выводам соответственно пято- 2О

ro шестого и седьмого резисторов, вторые выводы которых объединены и сосоединены с базами р-и-р-транзисторов, катодом первого диода и через восьмой резистор — с анодом четвертого диода Шотки, катод которого соединен с базами п-р-и-транзисторов

4 6 и анодом вт; рого диода, анод первого диода и эмиттеры первого, второго и третьего р-и-р-транзисторов соединены с вторыми выводами соответственно первого, второго, третьего и четвертого резисторов, катод второго диода и эмиттеры первого, второго и третьего и-р-и-транзисторов через соответственно девятый, десятый, одиннадцатый и двенадцатый резисторы подключены к общей шине сумматора, коллектор кажцого и-р-и-транзистора соединен с коллектором соответствующего р-п-р-транзистора, коллектор первого р-и-р-транзистора соединен с входом второго фазорасщепительного каскада, выходы которого соединены с соответствующими входами второго инвертирующего каскада, выход которого через третий диод в об-. ратном включении соединен с коллектором второго р-и-р-транзистора и первым входом первого фазорасщепительного каскада, второй. вход которого соединен с коллектором третьего р-п-р-транзистора.