Логическая схема «и» —«или»

 

n — 1 О,, =А,\/А,, А„, и D„= А,,/ А,/А„

\/А, \/ An i /А, A n-) А, 2

А2

Фи8 1

Составитель А. Кумекина

Техред Ю. В. Баранов Корректор А. Новикович

Po;,àêòoр H. Копылова

Заказ 2452/2 Тираж 800 Формат бум. 60X90 /8 Объем 0,21 пзд. л. Цена 5 кои.

ЦНИИПИ Государственного комитета по делам изобретений и открытий СССР

Москва, Центр, пр. Серова д. 4

Типография, пр. Сапунова, 2 торого транзистор Т. перейдет в режим насыщения коллекторного тока, па выходе 2 получим сигнал произведения Ат на А» в инверсной форме, Одновременно у транзистора Т, напряжение эмиттер — коллектор возрастет до величины, близкой к напряжению коллектора и т. д.; следовательно, на и выходах схемы будут иметь места сигналы D> D„, характеризуемые логическими высказываниями, определяемые выражениями:

1) D, =Ат

2) Г4=А,Р,А, 3) D = Ат /\ Аз Л 1з

n — 1.A =-А1 ЛА ЛАв... ЛАл и. D„.-=А /,Ае ЛА ЛАл ЛА

При работе логического элемента «ИЛИ» в исходном состоянии все транзисторы схемы должны находиться в режиме насыщения, для

ЧЕГО СОПрОтИВЛЕНИя Ri Rzi RI .. Rn подключаются между ба"îâûì .по.люсо.м источника питания Ед- и соответствующими оазами транзисторов. Под действием базовых токов все транзисторы будут находиться в режиме насыщения коллекторпого тока. Общий ток, проходящий через эмиттер транзистора Ть складывается из суммы токов базоBIIx и коллекторных цепей остальных транзисторов схемы, Достаточной величины сигналы положительной полярности, поступающие на соответствующие входы схемы, будут переводить соответствующие транзисторы в режимы отсечки коллекторного тока. При этом на всех и выходах будут иметь место сигналы Dy — Dn логика высказывания которых подчинена вы10 раженням:

1) D,=À, 2).О,=А,\/ А, 3) D3 —— А,\/ Ав\/ А, Предмет изобретения

20 Логическая схема «И» — «ИЛИ», содержащая п последовательно включенных транзисторов, отличающаяся тем, что, с целью увеличения числа логических функций, она содержит сопротивления нагрузки, подклю25 ченные между источником коллекторного питания и точками соединения коллекторов предыдущих транзисторов с эмиттерами последующих.