Параллельный сумматор

 

I69886

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советскиз

Социалисти?4ескии

Республик

Зависимое от авт, свидетельства №

Кл. 42m, 14??

Заявлено 11,VI 1.1963 (№ 846777/26-24) с присоединением заявки №

Приоритет

Опубликовано 17.lll.1965. Бюллетень № 7

Дата опубликования описания 2Х1.1965

МПК G 061

УДК 681.142(088.8) Государственный комитет ло делам изобретений и открытий СССР

Авторы изобретения

Л, Н. Сумароков, Ю. А. Попов и Р. М. Суслов

Заявитель

ПАРАЛЛЕЛЬНЫЙ СУММАТОР

Подписная группа № 174

Известны параллельные сумматоры с цепочкой сквозного переноса, в которых сокращение времени суммирования достигается за счет применения группового переноса.

Предлагаемый параллельный сумматор отличается от известных тем, что в нем используется специальная цепочка переноса, состояm щая из н групп (n = —, где т — разрядк ность сумматора, к — положительное целое число). Каждая группа содер>кит по две линии сквозного переноса. Соответствующие этим группам разряды сумматора, необходимые для выполнения поразрядных операций над складываемыми кодами, соединены с линиями переноса, коды чисел в которых для каждой группы соответствуют случаям наличия и отсутствия сигнала переноса в младший разряд этой группы. Старшие разряды линий переноса всех групп соединены со входами логических схем для выбора кода с соответствующей линии переноса следующей группы.

В младший разряд одной из линий при каждом такте суммирования в момент начала работы цепочки из устройства управления поступает сигнал, соответствующий сигналу переноса из предыдущего разряда, а в младший разряд другой — не поступает. В случае работы с одной цепочкой переноса (если мысленно разбить эту цепочку на ?1 аналогичных групп) никакие другие комбинации на границах между группами не возникают, поскольку перенос из предыдущей группы либо поступает, либо не поступает. Следовательно, в рассматриваемом случае имеются все данные, необходимые для завершения суммирования на сумматоре.

Вопрос заключается только в том, чтобы для дальнейшей обработки на сумматоре были использованы коды пз тех линий переноса

10 каждой из групп, значения сигналов с выхо,7оВ которых соответствуют кодам слагаемых.

Это легко осуществить, анализируя переносы из старших разрядов каждой группы.

На чертеже представлена схема описывае15 мого сумматора для случая, когда 12 = 2 II сумматор работает в дополнительном коде.

Ш

Сигналы, соответствующие кодам — млад2 ших разрядов слагае»In, подаются на вход 1

20 сумматора 2 первой группы, Сигналы, соот?7? ветствующпе кодам — старших разрядов сла2 гаемых, подаются на вход 8 сумматора 4 второй группы. Сумматор 4 имеет две линии пе25 реноса: первая линия переноса 5 второй группы и вторая линия переноса б второй группы.

На вход 7 младшего разряда линии переноса б в каждом такте суммирования в момент начала работы цепи переноса подается импульс

30 из устройства управления, что соответствует

169886

Предмет изобретения

m,ияадшы

Тра.урядпб

7 /ф

Составитель Б. Тимохин

Техред T. П. Курилко Корректор О. Б. Тюрина

Редактор П. Шлаин

Заказ !023/11 Тираж 950 Формат бум. 60X90 /з Объем 0,16 изд, л. Цена 5 коп.

ЦНИИПИ Государственного комитета по делам изобретений и открытий СССР

Москва, Центр, пр. Серова, д. 4

Типография, пр. Сапунова, 2 наличию переноса. Управление выдачей кода, явля1ощегося результатом распространения переноса в линиях переноса 5 и б, в сумматор

4,производится сигналом с выхода 8 двухвходовой схемы 9 «И» и сигналом двухвходовой схемы 10 «НЕ» с выхода 11 (если по цепи переноса параллельно распространяются сигналы «перенос» и «не перенос», в качестве схем 9 и !О могут быть использованы две однотипные логические схемы). Один из входов схем 9 и

10 соединен с выходом старшего разряда линии переноса первой группы 12, на другие входы 18 и 14 подается сигнал из устройства управления.

По окончании процесса суммирования значение суммы или фиксируется в сумматоре, т причем младших разрядов — в сумматоре

2 первой группы и старших разрядов в сум2 маторе 4 второй группы, или выдается в последующие цепи.

В случае суммирования в обратном коде потребовались бы две линии переноса не только для сумматора второй группы, но и для сумматора первой группы.

Необходимое число групп подбирается из условия, чтобы время срабатывания схем, управляющих выбором «нужной» цепи переноса, было не больше, чем время распространения переноса в одной группе.

Параллельный сумматор, отличающийся тем, что, с целью сокращения времени суммирования, он содержит цепочку переноса, выполненную из нескольких групп, каждая из

15 которых состоит из двух линий переноса; соответствующие этим группа разряды сумматора, необходимые для выполнения поразрядных операций над складываемыми кодами, соединены с линиями переноса, коды чисел в

20 которых для каждой группы соответствуют

"лучаям наличия и отсутствия сигнала переноса в младший разряд этой группы; старшие разряды линий переноса всех групп соединены со входами логических схем для выбора кода

25 с соответствующей линии переноса следующей группы,

Параллельный сумматор Параллельный сумматор 

 

Похожие патенты:

Изобретение относится к автоматике и вычислительной технике и может быть использовано в дискретных автоматах для сложения - вычитания чисел, кодируемых трехуровневыми сигналами по ортогональным составляющим функций Попова

Изобретение относится к цифровой связи, автоматике и вычислительной технике и может быть использовано при реализации параллельных выделителей канальных цифровых сигналов, устройств сигнализации и устройств для подсчета количества единиц в двоичной комбинации

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении универсальных и специализированных управляющих устройств, а также вычислительных устройств

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в дискретных автоматах для сложения-вычитания чисел, кодируемых трехуровневыми сигналами по ортогональным составляющим функций Попова

Изобретение относится к вычислительной технике, в частности к способам суммирования чисел, и может быть использовано при построении арифметических устройств ЭВМ для повышения их быстродействия

Изобретение относится к электронике и предназначено для использования в сумматорах чисел в двоичном представлении

Изобретение относится к вычислительной технике и может быть использовано при проектировании вычислительных узлов в составе специализированных БИС на основе МОП транзисторов

Изобретение относится к электронике и предназначено для использования в сумматорах чисел в двоичном представлении

Изобретение относится к техническим средствам информатики и вычислительной техники и может быть использовано в высокоскоростных арифметико-логических устройствах, в том числе для вычисления быстрого преобразования Фурье и сверток по методу Винограда
Наверх