Устройство для сжатия цветовых сигналов телевизионных изображений

 

Изобретение относится к телевидению. Цель изобретения - увеличение коэффициента сжатия. Телевизионный сигнал преобразуется АЦП 1 в M-разрядный код цветности. Список кодов цветности записывается в первый или второй блоки памяти 13, 14, а карта изменения цветности - в третий или четвертый блоки 4 памяти 15 и 16. Выбор блоков памяти осуществляется с помощью блока управления 21. Коды цветности текущего и предыдущего элементов изображения поступают с выходов регистров 3, 4 на входы первого блока сравнения 6, где поразрядно сравниваются. Если коды цветности текущего и предыдущего элементов совпадают, состояние счетчика 7 не меняется и запись кода цветности текущего элемента отображения производится в ту же ячейку памяти, в которую до этого был записан код цветности предыдущего элемента. В случае несовпадения кодов цветности счетчик 7 увеличивает свое состояние на единицу, формируя новый адрес. Цель изобретения достигается введением третьего и четвертого блоков памяти 15 и 16, второго коммутатора 12 и элемента ИЛИ 20. 1 з.п. ф-лы, 2 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„„SU„„.1607080 (51)5 Н 04 N 7/18 дща3кй цЩТ В;

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АBTOPCHOMY СВИДЕТЕЛЬСТВУ

Вх. ф г 1 ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

1 (21) 4399344/24-09 (22) 18.02.88 (46) 15.11.90. Бюл. № 42 (72) А. В. Королев, В. А. Петухов и А. Л. Огарок (53) 621.397 (088.8) (56) Авторское свидетельство СССР № 1529471, кл. Н 04 N 7/18, 1988. (54) УСТРОЙСТВО ДЛЯ СЖАТИЯ ЦВЕTOBbIX СИГНАЛОВ ТЕЛЕВИЗИОННЫХ

ИЗОБРАЖЕНИЙ (57) Изобретение относится к телевидению.

Цель изобретения — увеличение коэффициента сжатия. Телевизионный сигнал преобразуется АЦП 1 в m-разрядный код цветности. Список кодов цветности записывается в первый или второй блоки памяти 13, 14, а карта изменения цветности — в третий или

2 четвертый блоки памяти 15 и 16. Выбор блоков памяти осуществляется с помощью блока управления 21. Коды цветности текущего и предыдущего элементов изображения поступают с выходов регистров 3, 4 на входы первого блока сравнения 6, где поразрядно сравниваются. Если коды цветности текущего и предыдущего элементов совпадают, состояние счетчика 7 не меняется и запись кода цветности текущего элемента отображения производится в ту же ячейку памяти, в которую до этого был записан код цветности предыдущего элемента. В случае несовпадения кодов цветности счетчик 7 увеличивает свое состояние на единицу, формируя новый адрес. Цель изобретения достигается введением третьего и четвертого блоков памяти 15 и 16, второго коммутатора 12 и элемента ИЛИ 20. 1 з. п. ф-лы, 2 ил.

1607080

Изобретение Относится к технике передачи и хранения цветных изображен.й в системах с применением телевизяонных дисплеев и видеотерминалон,:ожет быгь {сиользовано в автоматизированных системах отсбражеиия, обработки даннь!х и управления.

Целью изобретении явля: тся увеличе{и« ко.-)ффициента сжатия.

На фиг. 1 иредстаьлена crpyKTypilaH электрическая схема устройства для сжатия цветовых сигналов телеьизионных изобр; на фиг. 2 — структурная э !ектрическая схема блока уг)равлеиия.

Устройство для сжатия цветовых сиг;!алов телевизионных изобрак<ений содер>кит

aiia Ho!0-цифровой преобразователь (A1U) ) 1 о, !ОК 2 ;CT2HOBKH J .!Gpa(Eo "poailи, (!: )):3:-{Й за.,»;,. >Ii>>.(1, iiеp!32!и олоK 0 .:!i> Виef{I I! "р«.> ".i с PT»{ и 7, )3торой счетчик 8..реткй р»!.H»T)> второй блок 10 сравнения, первый ком.гпdтор ) l, второй коммутатор 12, первый -че-!

3»р ый 13- — l6 010K!4 Ila:(I. i I H, б!0!i 17 .)Ле—

".!(il сов И,> 1 И, ф()рх{ ирсвате,.и> 8 кОд2 (.3 .:. :.1)0 низации, преобразователь кода (111<,) )9, =;!-3!(нт И.1И 20. блок 21 управления.

)эс!Ок 21 уира«ления (Одержит первый три!! ер 22, первый элемент И 23, иер .;.!éäe-!

IITcjIb 24, иервыи блок 25 задер>{<ки, втоp0é делитель 26, Второй блок 27 задер>кк{3., н:орой триггер 28 элемс(г:- Н1=.. 29. 0(новкб

1)!3тос), >0, генератор 3 . Икговых !2(>{яульсов (1 . И ), Tp»THAI триг: е ;. 3,.;, T()!joÉ::лемен! И 33, третий делитель 34, трсткй элок

)1) заде))жки, ч(. TIlepTbl!l тииггер 30, тоетий элемент И 37. четBPpTbIH дслидгсль 38, {еи

ibын -лсмент ИЛИ 39, второй элсме,!т И. )И 40., fiHTIII3 триггер 41> ч(>тв(ртый элем»:-tт И 42, :.i:и ый (e, ltcòель 43.

3>) 1! ) l преобразует;."„:.. .», о {ь{ и т: >» 31):, iOIl1iblii С!П Нал !3 Ц>{(pPC) ;Ой, ГДЕ . 2:(l()MУ ! с >:, »(!ту Отоо)эг >кения сООтв» г(тв1> . т fTI )2 3р fi)èûé код цветиост:{. !

) иск 2,>- г!{О.-кii 01>0;>1;}(0 ))ОВ>! Ни» g1. 1(3-12 i»Í ДЛН фо)):Ilipoa = I Hi, !1;>1 I",, 1ÜC(>f2 СО.

С Г В !" РУ(0(!! И:", КЯДООВЫ, ..1 "ТРОЧИ1>IМ и!!.

>З>i,iÏ Л!>С{{М c!1>ЯЛО ГОВО! 0 СЛ В"!ЗИО> . О .>

I1с )ii.. !! реги(р 3 ирс (1!.-1з;12 i!>!I E,!ß 3,1!iHс !> хране!{ия H нь!да>!>и кол= ((зстности т».:(1(сгi) эле;;!еl{тd Отоб»2>к(иия.

> (<торин реп!(.- р:) прс,,:,tiазигчei",!» э;и

< )Э " НЕ I {! (1 H E» IЛ 2Ч И !(О,.! Я 1 ! " .-; ОСТ 1 1:); ,! bi,!, ii,eГС -,Ie I!. ЬT2 ОТООР2 >!(OH ЯЯ. ! ) С !!> ЛИ ОСIОК !):32Д !) ": ЕЯ 1> РЕДН>IЗ H!).!Iefi ,-д", зг.(со>кки Ko>fa иве{3«ст:i

)! epBbIH 0.!îK 6 Cðaa 1:: ({И)1;:, ед!!22!!2 .С.1 ,Iк 1!0P2çÐHäHîi о сРави=:нкн !и-f)adи;i!»Il!..:

;::;,,ои цBpTHîcòH текуще::о и !:редь)д и(с!(; ,1Г !(Нп О!3 отобр;.1>КС){3{33 И i" pMHB022;I>>ÿ !->

СЗ()! М ВЫ ОДЕ СД. l;i«i;1 О .": i I>i Сa

;;.P(ЭВИ2ДС ЛИ Я 0 ÎВ. ((>)Bf>IH ЕТЧ iK ИГ)» !, 1:(1;3иг>)(> i .i!)OI 2EII3)f »ОД(! aii()e 2 . )ОРН(: .!i " (: !) .> г.,, f 1;-1: !(!МЯТИ,; .) 0»та(Э:.Н!i.! > /

>(<и{>{е aaг!{>Си) В !al:. 0!v; цикле обработки ин({> o l > ì а ц:(и .

Второй счетчик 8 предназначен для формирования кода адреса Обращения к блокам 13 клк 14 памяти, работающим в данном цикл"- обработки в режиме считывания.

Тре; кй регистр 9 предназначен для записи, храиен."я и выдачи кода максимально(T. е. адРеса Ячейки (Ial>{HTH 5JIOKa 13 илн 14 памяти, в которую записан !

0 код цветности последней полосы предыдущего кадра). Второй блок 10 сравнения предназначен для сравнения кода максимгльнога адреса и кода текущего адреса (т. е. адреса ячейки памяти блока 13 или 14 ! амяти, из которой осуществляется считываi{He кода цьетности), а также для формирования единичного импульса при совладении эт кх >зэд{и в.

)) » 1рВ!лй (0.()!>)утг! эр 1! предназначен для иоо (ередисп) иодключ»нкя выходов первого., B Оро! 0 c !»T !HKoB 7, 8 K BTopb!M Входам

:!ерво О, второг() блоков l3, 14 памяти. Выбор б.и;;;2 игмят;i ((!? H.и, !4), к которому

Ос ушсс гвл нстс я подкл!очек ке выхода того нли якого счет-!ика (7 или 8), определяется комбк.{гци и CI{r;Iaлов, поступающи-., нг третий, четверть,й{ входы коммуi атора 11.

Второк коммутатор 12 предназначен для иос)есн диого >>Одключеиия выходов 12 и 13

Олока 2 у.1)>2Б.lсния i> сООГВетстВуюlци"!

HeTB(pT0! 0 б.1oKOB иг мяти (1",, 16). Выб р блока памяти (15 кли 16)> к которому иодкл Очается тот или иной выход блока 21 ({2 или )3,,правления, определяется комбинацией сигналов нг третьем, четвертом входах второго коммутатор" 12.

Перьый б:ок ;3 игмя и предназначен ь!я з:(IHCI хранения; выдачи списка кодо . цветиостк ." гдр кз )Op a>3

)Зторой{ блок )-4 312 яят> также иредназ;.di;».,; Л. я:3аи"icHi, «ргие!{:-iH : выдачи списка .,Одо; > âåò{ос;и кадра изобргжения

) ретий О.,iod 15 игм-:. к i!ðå.назначен для

:- 2 и!; I I,;; !) 2 I I " и я 1 с - H ь! в Я н и я б и т О 3 0 и " 2 рт!.: Змснеии; {ве,:исти к :!p2 кзобпажения. !

1(>тв»1)ть!й б,» (>к 6 иак, ят:: —,2К>Ке пред иг:; а ..- ..: Для запи н,;;i;2!!e !НН и счктывания

ОИТ01301 ;2 I>TÜI H3!!»(3»НИЯ цВ»т!IOCTH КВД)эа

- Обрг " -:- -3 я

Б. !0! 7 -лем >итон .. 1.!1И иредназ1;2 ..-, ". Ii! ()1» Е!{И!)(:Н!!и 13!>I:io!013 ИЕРВОГО, ВТОРОГС>

;..:(о:<023 1, ), i- (!2:. HTH, -..-хода фср,>:роватсля )8 к )!!2 с)(и:<) 0{и{-;-.>,;;Ии. (Р )P!!.!i ров З iхз!!! о КОД2 С ИН" E ОНИЗаЦИИ яре и{гзиаче .! л -,:;>2!,.i:>{(! i:, Вь:дачи иере)(! .12>3,3.!Ом :-::;, в((3(>({ия;:--:..и:.>рмa!iкк и кKадре !

{Зобрг>кс,{{): к дз с»н:.О:).;изгцик. г> ,.. е:1,: . IH!j:.Об!1:-;.. оваии. -.; иг),>-(В! емых В иа2, 1.)!Сл):иим коде ко !Ои .Вет!{ости !> после

:ОР2ТР.!! .!ЫИ и".. ..

> ин>ч и::: выхсдсa . ),.4. !! . 9. т ет,--егэ блока 1-; !

1607080

Блок 21 управления предназначен для обеспечения согласованной работы блоков устройства путем формирования и выдачи управляющих сигналов и тактовых импульсов на соответствующие входы блоков устройства.

Устройство работает следующим образом.

Поступающий на вход устройства ТВсигнал преобразуется АЦП 1 в цифровой массив, где каждому элементу отображения соответствует m-разрядный код цветности.

Полученный массив подвергается преобразованию, в результате которого информация о кадре записывается в виде списка кодов цветности и битовой карты изменения цветности. С целью устранения потери информации блоки памяти для записи битовой карты изменения цветности и списка кодов цветности дублированы. Список кодов цветности записывается в первый или второй блоки 13, 14 памяти, а битовая карта изменения цветности — в третий или четвертый блоки 15, 16 памяти. Выбор блоков памяти (13, 5 или 14, 16), в которые записывается информация о кадре, осуществляется по сигналам с выходов блока 21 управления. При этом, если информация о j-м кадре была записана в блоки 13, 15 памяти, то информация о (j+1) -м кадре запишется в блоки 14, 16 памяти. Одновременно с процессом записи информации о (j+1)-м кадре в блоки 14, 16 памяти из блоков 13, 15 памяти осуществляется считывание информации о j-м кадре на выход устройства. Информация о (j+2) м кадре запишется в блоки 13, 15 памяти. Таким образом, запись информации о каждом новом кадре будет производиться в освободившиеся блоки памяти (13, 15 или 14, 16).

Рассмотрим работу устройства по структурной схеме (фиг. 1).

В исходном состоянии первый регистр 3, второй регистр 4, первый счетчик 7, второй счетчик 8 обнулены. В третий регистр 9 записан код максимального адреса предыдущего кадра (если на вход устройства поступает первый кадр, то регчстр 9 обнулен).

В один из блоков 13 или 14 памяти записан список кодов цветности предыдущего кадра.

В один из блоков 15 или 16 памяти записана битовая карта изменения цветности предыдущего кадра. Для удобства рассмотрения работы устройства допустим, что список кодов цветности данного кадра будет записываться в первый блок 13 памяти, а битовая карта изменения цветности — в третий блок 15 памяти. В этом случае на выходе 4 блока 21 управления установлен единичный потенциал, а на выходе 3 — нулевой.

С поступлением на вход устройства аналогового ТВ-сигнала блок 2 установки опорного уровня формирует импульс, соответствующий кадровому синхроимпульсу, поБ ступающий на вход 2 блока 21 управления, разрешая цикл работы блока 21 управления. АЦП 1 преобразует ТВ-сигнал в

m-разрядный код цветности, который поступает на первый вход первого регистра 3.

Этот код ссютветствует текущему элементу отображения. С приходом тактового импульса с выхода 10 блока 21 управления на второй вход первого регистра 3 код записывается в регистр. По приходу тактового импульса с выхода 9 блока 21 управления на второй вход второго регистра 4 в этот регистр записывается код, поступающий с выхода первого регистра 3 на первый вход второго регистра 4. 3а счет того, что импульс с выхода 9 блока 21 управления опережает импульс с выхода 10, во второй регистр 4 осуществится запись кода, соответствующего предыдущему элементу отображения (или, если начинается обработка нового кадра, — нулевой комбинации). Коды цветносО ти текущего и предыдущего элементов отображения, поступающие с выходов регистров 3, 4 на входы первого блока 6 сравнения поразрядно сравниваются. С приходом тактового импульса с выхода 8 блока 21 управления на третий вход первого блока 6

25 сравнения на его выходе формируется сигнал результата сравнения. Этот сигнал одновременно поступает на первые (информационные) входы третьего и четвертого блоков 15, 16 памяти и записывается в третий блок 15 памяти по приходу на его первый вход тактового импульса с первого выхода второго коммутатора 12. Этот импульс поступает с выхода 12 блока 21 управления на первый вход второго коммутатора 12, который коммутирует этот вход в данном цикле обработки на первый выход. Последовательность сигналов с выхода первого блока 6 сравнения образует битовую карту изменения цветности. Сигнал с выхода первого блока 6 сравнения поступает также на первый вход первого счетчика 7, фор4о мирующего адрес ячейки памяти первого блока 13 памяти, в которую производится запись кода цветности текущего и предыдущего элементов отображения. В случае, если коды цветности текущего и предыдущего элементов отображения совпадают, состоя4Á ние счетчика 7 не изменяется и запись кода цветности текущего элемента отображения производится в ту же ячейку памяти, в которую до этого был записан код цветности предыдущего элемента отображения.

В случае несовпадения этих кодов на выхо о де первого блока 6 сравнения формируется единичный импульс, поступающий на первый вход первого счетчика 7. Под воздействием этого импульса счетчик 7 увеличивает свое состояние на единицу, формируя новый

55 адрес- Этот адрес Г!ос упает на первый вход первого коммутатора 11, который коммутирует этот вход в данном цикле обработки на свой первый выход. Код адреса с первого выхода первого коммутатора 1 поступает

1607080

7 на второй вход первого блока 13 памяти. Так как в первый блок 13 памяти запись кода цветности каждого элемента отображения осуществляется асинхронно, то смена кода адреса, поступающего на второй вход блока 13 памяти, должна опережать смену кода цветности, поступающего на первый вход этого блока памяти. Необходимую задержку кода цветности обеспечивает первый блок 5 задержки. При поступлении на вход устройства строчного синхроимпульса блок 2 установки опорного уровня формирует импульс, поступающий на вход 2 блока 2!. управления. На время этого импульса прекращается выдача тактовых импульсов с выходов 10, 9, 8, 12 блока 21 управления. Этим обеспечивается обработка только информационной части поступающего на вход устройства

ТВ-сигнала. По окончании обработки кадра изображения с выхода 6 блока 21 управления на второй вход третьего регистра 9 поступает импульс, обеспечивающий запись в 20 этот регистр кода максимального кода обработанного кадра. Этот код поступает на первый вход третьего регистра 9 с выхода первого счетчика 7. С задержкой, необходимой для окончания процесса записи кода максимального адреса в третий регистр 9, с выхода 11 блока 21 управления одновременно на третий вход первого регистра 3, третий вход второго регистра 4, второй вход первого счетчика 7, второй вход второго счетчика 8 поступает импульс, который устанавливает их в нулевое состояние. Одновременно на выходе 3 блока 21 управления устанавливается единичный потенциал, а на выходе 4— нулевой, чем обеспечивается смена режимов работы пар блоков памяти. На этом цикл обработки кадра изображения завершается, С поступлением кадрового синхроимпуль35 с» следующего кадра на вход устройства начинается цикл считывания из блоков !3, 15 памяти информации о предыдущем I B;Lре и обработки поступающего кадра. Обработк» поступающего кадра изображения осy- 48

»ссгвляется аналогично с той разницей, что запись битовой карты изменения цвстности осуществляется в четвертый блок 16 памяти, а списка кодов цветности — во второй блок

14 памяти.

Считывание информации на выход уст- 45 ройства осуществляется следующим образом.

С поступлением с выхода блока 2 установки опорного уровня на вход 2 блока 21 управления импульса, соответствующего кадровому синхроимпульсу, на выходе формируется единичный потенц:(, л, а с выхода начинают выдаваться так(оные импульсы. Единичный потенциал с в.,(ход» 2 олока поступает на вход фор., оватепя !8 кода синхронизации, р»»реп;;. i выдачу кода синхронизации через блок . -, ëåìå;Iòo((! Г!И на первый вход !К 1! : .:товы;;.(i .;»ñы с выход11 1 б,!ока 2 :((раь1 »1 11; ..:.и ...;

На ВтОрОИ ВХ(д . ., i9, ЮЕ:: -:,::. » I(r...,;Ова Ге.1ьную в(I,,I,: ода "I!!i:,)(!Ii! .»цii с»ы

8 хода ПК 19 через элемент ИЛИ 20 на выход устройства. По окончании выдачи и m-разрядного кода синхронизации на выход устройства формирование тактовых импульсов на выходе 1 блока 21 управления прекращается и начинается их выдача с выхода 13 блока 21 управления на второй вход второго коммутатора 12. В соответствии с комбинацией сигналов на выходах 4, 3 блока 21 управления второй коммутатор 12 коммутирует свой второй вход на первый выход. Тактовые импульсы, формируемые на выходе 13 блока 21 управления, поступают на ссютветствующий вход третьего блока 15 памяти, обеспечивая последовательный сдвиг битовой карты изменения цветности через элемент ИЛИ 20 на выход устройства. По окончании считывания битовой карты изменения цветности из третьего блока 15 памяти выдача тактовых импульсов с выхода 13 блока 21 управления прекращается и начинается их выдача с выхода 1 на второй вход

ПК 19. Одновременно начинается выдача импульсов с выходов 7, 5 блока 21 управления.

Импульсы с выхода 7 блока 21 управления поступают на первый вход второго счетчика 8. Код адреса с выхода счетчика 8 одновременно поступает на первый вход второго блока 10 сравнения, второй вход первого коммутатора 11. Первый коммутатор 11 в соответствии с комбинацией сигналов, поступающих с выходов 4, 3 на его третий, четвертый входы соответственно, коммутирует свой второй вход на первый выход. Код адреса с первого выхода первого коммутатора 11 поступает на второй вход первого блока 13 памяти. При этом с выхода блока 13 памяти считывается код цветности.

Этот код цветности через блок 17 элементов

ИЛИ поступает на первый вход ПК 19, на второй вход которого поступают импульсы с выхода 7 блока 21 управления, обеспечивая последовательную выдачу кода цветности с выхода ПК 19 через элемент ИЛИ 20 на выход устройства. По окончании выдачи кода цветности на выход устройства с выхода 5 блока 21 управления на третий вход второго блока 1О сравнения поступает импульс, обеспечивающий формирование сигнала результата сравнения кода адреса с кодом максимального адреса, которь(й поступает на второй вход второго блока 10 срвавнения с выхода третьего регистра 9. Если сравниваемые воды не совпадают, то нулевой потенциал на выходе блока 10 сравнения сохраняется. В этом случае по окончании импульса, формируемого на выходе блока 21 управления, с выхода 7 на первый вход счетчика 8 поступает очередной импульс, обеспечивая формирование нового кода адреса.

В случае совпадения сравниваемых кодов адресов Iia выходе олока 10 сравнения формируется единичный импульс. Этот импульс

»б1нуляет третий регистр 9 и, поступая на .ход 1 блока 21 управления, прекращает выдачу импульсов с выходов 7, 5, 1 блока 21

1607080

55

9 управления. По окончании обработки кадра импульс с выхода 11 блока 21 управления обнуляет второй счетчик 8. На этом цикл считывания информации о кадре изображения завершается.

Блок 21 управления работает следующим образом.

В исходном состоянии первый — четвертый триггеры 22, 28, 32, 36, первый — пятый делители 24, 26, 34, 38, 43 обнулены.

Поступающий на вход 2 блока 21 управления импульс одновременно подается на первый вход первого триггера 22, вход элемента НЕ 29. По переднему фронту импульса, соответствующего кадровому синхроимпульсу, первый триггер 22 устанавливается в единичное состояние. Единичный потенциал с его выхода подается на первый вход первого элемента И 23. Одновременно на второй вход элемента И 23 подается нулевой потенциал с выхода элемента НЕ 29, блокируя прохождение тактовых импульсов с выхода

ГТИ 31 через элемент И 23. По окончании импульса, поступающего на вход 2 блока 21 управления, на выходе элемента НЕ 29 устанавливается единичный потенциал, разрешающий прохождение тактовых импульсов на выход первого элемента И 23. Эти импульсы поступают на вход первого делителя 24, который осуществляет деление частоты входной последовательности на (m+

+1), обеспечивая формирование импульсов с частотой, равной частоте обработки информации АЦП 1. Импульсы с выхода первого делителя 24 одновременно поступают на вход второго делителя 26, выход 9 блока 21 управления, а также через первый блок 25 задержки на выходы 12, 8, 10 блока 21 управления.

С поступлением на вход 2 блока 21 управления импульса, соответствующего строчному синхроимпульсу, на выходе элемента

НЕ 29 сформируется нулевой потенциал, который блокирует прохождение тактовых импульсов через элемент И 23. По окончании строчного синхроимпульса прохождение тактовых импульсов через элемент И 23 возобновится.

После поступления на вход второго делителя 26 M импульсов на его выходе формируется импульс, который устанавливает первый триггер 22 в нулевое состояние, и, будучи задержанным во втором блоке 27 задержки, поступает на выходы 11, 6 блока 21 управления, а также на вход второго триггера 28, вход одновибратора 30. С приходом этого импульса второй триггер 28 переключается в противоположное состояние, обеспечивая смену управляющих сигналов на выходах 3, 4 блока 21 управления, а одновибратор 30 формирует импульс, длительность которого равна времени считывания синхрокода на выход 2 устройства, а задний фронт совпадает с задним фронтом кадрового синхроимпульса очередного кадра.

ЗО

Импульс, соответствующий кадровому синхроимпульсу очередного кадра, поступает на вход 2 блока 21 управления и обеспечивает работу первого триггера 22, элемента НЕ 29, ГТИ 31, второго делителя 26, первого элемента И 23, второго блока 27 задержки, первого делителя 24, второго триггера 28, третьего блока 35 задержки по описанному алгоритму.

Импульс, формируемый одновибратором 30, одновременно поступает на выход 2 блока 21 управления, первый вход третьего триггера 32. По переднему фронту этого импульса третий триггер 22 переключается в единичное состояние. Единичный потенциал с выхода третьего триггера 32 подается на первый вход второго элемента И 33, разрешая прохождение через него тактовых импульсов с выхода ГТИ 31. Эти импульсы поступают на вход третьего делителя 34 и через второй элемент ИЛИ 40 на выход 1 блока 21 управления. После прохождения через элемент И 33 m импульсов на выходе делителя 34 формируется импульс, устанавливающий третий триггер 32 в и левое состояние, а пятый триггер 41 -- в единичное. Блокируется прохождение тактовых импульсов через второй элемент И 33 и разрешается их прохождение через четвертый элемент И 42 одновременно на выход !3 блока 21 управления, вход пятого делителя 43.

После прохождения через четвертый элемент

И 42 М импульсов на выходе пятого делителя 43 формируется импульс, устанавливающий пятый триггер 41 в нулевое состояние. четвертый триггер 36 — в единичное и поступающий на второй вход первого элемента ИЛИ 39. Блокируется прохождение им— пульсов через четвертый элемент И 42 t:.ачинается их прохождение через третий элемент И 37. Кроме того, импульс с в»хода пятого делителя 43 через первый элемент

ИЛИ 39 поступает на выход 5 блока 21 уttравления и через третий блок 35 задержки -— на выход 7. Этот импульс обеспечивает фор-. мирование вторым счетчиком 8 начального адреса. Импульсы с выхода третьего элемента И 37 одновременно поступают на выход четвертого делителя 38 и через второй элемент ИЛИ 40 — на выход блока 21 управления. Четвсртый делитель 38 осуществляет деление частоты входной пос,;сдовательности импульсов на гп и выдач сформированных импульсов через первый элемент ИЛИ 39 tta выход 5 блока 21 управления и через третий блок 35 задержки -- иа выход 7. Прохождение импульсов через третий элемент И 37 прекращается с приходом на вход 1 блока 21 управлении чмпульса окончания считывания информации о кадре, устанавливающего в в левop состояние чегвертый триггер 36.

С приходом на вход одновибратора 30 очередного импульса работа третьего триггера 32, четвертого триггера 36, пятого триггера 41, одновибратора 30, второго элсмен1б07080

Формула изобретения та И 33, третьего элемента И 3 7, четвертого элемента И 42 третьего делителя 34, четвертого делителя 38, пятого делителя 43, элемента ИЛИ, первого элемента ИЛИ 39, третьего блока 35 задержки повторяется по описанному алгоритму.

1. Устройство для сжатия цветовых сигналов телевизионных изображений, содержащее аналого-цифровой преобразователь (АЦП), блок установки опорного уровня, первый регистр, второй регистр, первый блок задержки, первый блок сравнения, первый счетчик, второй счетчик, третий регистр, первый коммутатор, второй блок сравнения, первый блок памяти, второй блок памяти., блок элементов ИЛИ, формирователь кода синхронизации, преобразователь кода (ПК), элемент ИЛИ, блок управления., первый выход которого подключен к второму входу ПК„ первый вход которого подклк1чен к выходу блока элементов ИЛИ, третий вход которого подключен к выходу формирователя кода синхронизации, вход которого подключен к второму выходу блока управления, третий выход которого подключен к четвертому входу первого коммутатора, четвертому входу первого блока памяти и третьему входу второго блока памяти, четвертый вход которого объединен с третьим входом первого блока памяти, третьим входом первого коммутатo. ра и подключен к четвертому выходу блока управления, пятый выход которого подключен к третьему входу второго блока сравнения, выход которого подключен к третьему входу третьего регистра и первому входу блока управления, шестой выход которого подключен к второму входу третьего регистра, выход которого подключен к второму входу второго блока сравнения, первый вход которого обьединен с вторым входом первого коммутатора и подключен к выходу второго счетчика, первый вход которого подключен к седьмому Bblxogl) б 10ка управления, BocbM011 выход которого подключен к третьему вхс» первого блока сравнения, второй вход которого подключен к выходу второго регистра, второй вход которого подключен к девятому выходу блока управления, десятый выход которого подключен к второму входу первого регистра, третий вход ксторогз объединен с третьим входом второго регистра, вторым входом первого счетчика, вторым входом второго счетчика н подключен к одиннадцатому выходу блока управления, второй вход которого подключен к выходу блока установки опорного уровня, вход которого объединен с входом АЦП и является входом устройства. выход АЦП подключен к первому входу первого регистра, выход которогс. подключен к первому входу второго регистра, первому входу первого блока сравнения и входу первого блока задержки, выход которого подключен к первому входу перво1о блока памя10 5

2о

36

Г.

). ти, первому входу второго блока памяти, выход которого подключен к второму входу блока элементов ИЛИ, первый вход которого подключен к выходу первого блока памяти, второй вход которого подключен к первому выходу первого коммутатора, второй выход которого подключен к второму входу второго блока памяти, первый вход первого коммутатора объединен с первым входом третьего регистра и подключен к выходу первого счет".èêà, отличающееся. тем, что, с целью уве ичения коэффициента-сжатия, введены второй коммутатор, элемент ИЛИ, третий блок памяти и четвертый блок памяти, выход которого подключен к первому входу элемента

ИЛИ, второй вход которого подключен к выходу третьего блока памяти, первый вхсд которого г1сдключен к первому выходу второго коммутатора, первый вход которого подключен к двеннадцатому выходу блока управления, тринадцатый выход которого подключен к второму входу второго коммутатора, третий вход которого объединен с вторым входом третьего блока памяти и подключен к четвертому выходу блока управления, третий выход которого подключен к первому входу четвертого блока памяти и четвертому входу второго коммутатора, второй выход которого подключен к второму входу четвертого блока памяти, третий вход которого объединен с третьим входом третьего блока памяти и подключен к первому вход первого счетчика, третий вход элемента

ИЛИ подключен к выходу ПК,, а выход элемента ИЛИ является выходом устройства.

2. Устройство по п. l, отличающееся тем, что блок упра вления содержит последовательно соединенные первый триггер, первь и элемент И, первый делитель и первый олок задержки, последовательно соединенныР ВтсрОн делитель, Вторси блок задержки и втсрой триггер, последовательно соединенные Одновнбратор, третий триггер, второй элемент И и третий делитель, а также элемент !1Е, генератор тактовых импульсов (1 П1) н третий блок задержки, при этом

"ход элемс:-1та НЕ соединен с первым входом первого триггера., второй вход которого подключен к выходу второго делителя, вход которого соединен с выходом первого дели-å .ë1ÿ, выход элемента HF подключен к второму входу первого элемента И, третий вход которсгс соединен с вторым входом второго элемента И н выходом ГТИ, вход Одновибратора соеди: ен с входом второго триггера, Введены посл едователы!О сОединенные четвертый триггер, третий элемент И, четвертый делитель и пер Вый элемРнт ИЛИ, пОсл(. дсвательно соединенные пятый триггер, четвертый элемент И и пятый делитель, а также второй элемент ИЛИ, прн этом первый вход iетвертoi o зриггера подключен к первому входу пятого триггера, второму входу перво-о элемента ИЛИ и выходу ггятого делите,.я, второй "-.ход пятогс триггера подключен ,i второму вхГ2ду iретьегс г1)нггера и Выхс1607080 й.1

Юих

Юых

2Й/х

8>p: й(Х

Составитель О. Канатчикова

Редактор О. Спесивых Техред А. Кравчук Корректор С 1!1евкун

Заказ 3555 Тираж 532 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям пр::. ГКНТ Сцi.Ð

113035, Москва, Ж вЂ” 35, Раушская наб.. д. 4 5

Производственно-издательский комбинат «Патент», г. Ужгород, у;. Г гарина, 101

13 ду третьего делителя, вход которого подключен к первому входу второго элемента ИЛИ, второй вход которого подключен к выходу третьего элемента И, а выход первого элемента ИЛИ подключен к входу третьего блока задержки, причем второй вход четвертого триггера является первым входом блока управления, вход элемента НЕ является вторым входом блока управления, выход второго элемента ИЛИ является первым выходом блока управления, выход одновибратора яв- 1О ляется вторым выходом блока управления, первый и второй выходы второго триггера являются соответственно третьим и четвертым выходами блока управления, выход первого элемента ИЛИ является пятым выходом

14 блока у,".равления, второй выход второго блока задержки является шестым выходом блока управления, выход третьего блока задержки является седьмым выходом блока управления, первый выход первого блока задержки является восьмым выходом блока управления, выход первого делителя является девятым выходом блока управления, второй выход первого блока задержки является десятым выходом блока управления, третий выход второго блока задержки является одиннадцатым выходом блока управления, третий выход первого блока задержки является двенадцатым выходом блока управления, выход четвертого элемента И является тринадцатым выходом блока управления.