Устройство для решения систем линейных алгебраических уравнений

 

Изобретение относится к цифровой вычислительной технике и может быть использовано при решении систем алгебраических уравнений. Цель изобретения - увеличение точности решения систем линейных алгебраических уравнений устройства. Поставленная цель достигается тем, что устройство содержит блок управления 1, первый блок памяти, 2, первый двигающий регистр 3, умножители 4 группы, первый регистр 5, первый сумматор 6, второй регистр 7, второй блок памяти 8, первый коммутатор 9, второй сдвигающий регистр 10, второй сумматор 11, третий регистр 12, делитель 13, четвертый регистр 14, умножитель 15, узел сравнения 16, третий сумматор 17, первый элемент И 18, счетчик 19, со второго по пятый коммутаторы 20-23, элемент ИЛИ 24, шестой коммутатор 25, генератор 26 единиц, второй элемент И 27 и пятый регистр 28. 1 ил.

союз советсних

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (19} (11}

1 g1)g С 06 F 15/324

1 .1

ГОСУДАРСТВЕННЫЙ . НОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГКНТ СССР (21) 4611536/24-24 (22} 29.11.89 (46) 23. 12.90. Бюл. ¹ 47 (71) Харьковский институт радиоэлектроники им. акад. М, К. Янгеля (72) О. Г. Руденко, О. М, Сотников и И. Т. Скиданов (53) 681.325(088.8) .,(56) Авторское свидетельство СССР № 1024932, кл. G 06 F 15/324, 1983.

Авторское свидетельство СССР № 813445, кл. G 06 F 15/324, 1978, (54) УСТРОЙСТВО ДЛЯ РЕШЕНИЯ СИСТЕМ

ЛИНЕЙНЬ}Х АЛГЕБРАИЧЕСКИХ УРАВНКШЙ (57} Изобретение относится к цифровой вычислительной технике и может быть использовано при решении систем алгебраических уравнений. Цель изобретения — увеличение точности решения систем линейных алгебраических уравнений устройства. Поставленная цель, достигается тем, что устройство содерлслт блок 1 управления, первый блок

2 памяти, первый двигающий регистр 3, умнояители 4 группы, первый регистр

5, первый сумматор 6, второй регистр

7, второй блок 8 памяти, первый коммутатор 9, второй сдвигающий регистр

10, второй сумматор 11, третий ре -, гистр 12, делитель 13, четвертый регистр 14, уь}ножитель 15, узел 16 сравнения, третий сумматор 17, первый элемент И 18, счетчик >9, с второго пятый KoMMvтаторы 20-23, эле }ент

ИЛИ 24, шестой коммутатор 25, генератор 26 единиц, второй элемент И 27 и пятый регистр 28. 1 ил.

Устройство предназначено для реше-, я систем линейных алгебраических //равнений итерационным методом Якоби:

1+4

V = rV +y, где Т вЂ” матрица коэффициентов, Ц/ — вектор правой части.

Признак останова итерационного про сса вырабатывается при сравнении н рмы отклонения !

1 (y r шах V - VЫ34 3 3

35 с константой

/ 1™ //v - а //, //Ч -Ч //-тах /Ч -Ч

Ы1 и

Устройство работает следующим обрг/r sI.ч.

Изобретение относится к цифровой вычислительной технике и может быть использовано при решении систем линейных алгебраических уравнений ите" рационными методами.

Цель изобретения - увеличение точ-. ности решения систем линейных алгеб, раических уравнений.

На чертеже представлена схема устройства.

Устройство содержит блок 1 управления, первый блок 2 памяти, первый сдвигающий регистр 3, умножители 4 группы, первый регистр 5, первый сум- 15 матор 6, второй регистр 7, второй блок 8 памяти, первый коммутатор 9, второй сдвигающий регистр f0 второй сумматор 11, третий регистр 12, дели тель 13, четвертый регистр 14, умно-, 20 житель 15, узел 16 сравнения, третий . сумматор l7, первый элемент И 18, счетчик l9 второй 20, третий 21, четвертый 22 и пятый 23 коммутаторы, элемент ИЛИ 24, шестой коммутатор 25, 25 енератор 26 единиц, второй элемент

27 и пятый регистр 28.

Из блока 2 памяти выбираются первые К чисел, принадлежащих первой строке матрицы коэффициентов Т, заносятся в регистр 3, в котором затем производится циклический сдвиг, в результате чего данные й. (i = 1, К)

ff поступают через элемент ИЛИ 24 на сумматор 11„ где пбсле К сдвигов образуК ется 0 и °, далее производится занеt1

1=1 сение следующих К чисел. Если числа принадлежат второй строке матрицы, то содержимое сумматора 11 через коммутатор 22 заносится в регистр 14 и сумматор 11 обнуляется, затем в после1 днем производится накопление суммы

К

Если числа регистра 3 при 1 надлежат первой и второй строкам, то указанные две процедуры суммирования выполняются раздельно для части элементов, принадлежащих первой, а затем. второй строке. После получения суммы, элементов матрицы Т второй строки про» изводится сравнение в узле 16 содержимого регистра l4 и сумматора 11.

Если содержимое сумматора 11 больше содержимого регистра 14, то разрешается запись содержимого сумматора 11 в регистр 14, в противном случае соцержимое регистра 14 остается без иэ менения, а сумматор 1 1 обнуляется.

Аналогично анализируются все остальные строки матрицы Т и после счи тывания последней строки матрицы Т в регистр 14 будет записана сумма элементов той строки, для которой она максимальна. Затем на входы сумматора

11 поступает содержимое регистра 14 и и через элемент ИЛИ 24 -- значение

11 It

1, выдаваемое генератором 26. В результате на выходе сумматора обра-. зуется значение /1 —. /I Т///, которое через коммутатор 25, и значение //Т// через коммутатор 22 поступают на вход делителя 13, в котором вычисляется значение / 1 - //Т// //// Т!/ . Затем результат деления в умножителе 15 умножается на содержимое регистра 28

9 в который предварительно заносится константа, задаваемая в зависимости от требуемой точности решения. Затем открывается коммутатор 9 и компонен-

Тгг вектора нулевой итерагрп решения

V через блок 8. и коммутатор 9 поступают в регистр 10, после чего ком5 16157 мутатор закрывается и компоненты вектора правой части заносятся в блок 8 °

Сщновременно из блока 2 памяти выби-. раются первые К чисел, принадлежащих первой строке матрицы коэффициентов

Т, и заносятся в регистр 3, после чего выход регистра 10 соединяется через коммутатор 21 с входами умножителей, где производится перемножение вектора Ч с элементами матрицы Т.

Результат поступает в регистр 5, а оттуда - на сумматор 6, где происходит суммирование полученных произведений с компонентами вектора правой части(, поступающего из блока 8. Затем в регистр 12 записывается значение Уо 1 а Вектор V1 записывается в блок 8 вместо вектора Up . В сумматоре

17 производится вычисление / V, — Чо/. 20

Результат вычисления по каждой компоненте векторов V, и Чо через коммутатор 20 поступает на первый вход узла

16 сравнения, на второй вход которого через коммутатор 23 поступает содер- 25 жимое умножителя 15. На выходе счетчика 19, установленного на коэффициент пересчета п, появится импульс в том случае, если все компоненты вектора j V — Vp/меньше значения умножи- 30 теля 15 (достигнута, заданная точность решения). Выход счетчика 19 является управляющим входом коммутатора 21 который разрешает вццачу на выход устройства результата решения системы ли35 нейных алгебраических уравнений. В противном случае, итерационный процесс продолжается аналогично первой итерации до достижения заданной точности решения системы уравнений.

Формула и з обретения

Устройство для решения систем линейных алгебраических уравнений, со- 45 держащее первый и второй блоки памяти, первый и второй регистры, первый и второй сдвигающие регистры, группу из и умножителей, где n - порядок решаемой системы линейных алгебраических уравнений, первый сумматор, первый коммутатор и блок управления, причем выход первого блока памяти подключен к информационному входу первого сдвигающего регистра, первый выход которого подключен к первым информа-, ционным входам умножителей группы, выходы которых подключены к информационным входам первого регистра, вы"

38 ход которого подключен к первому информационному входу первого сумматора, выход которого подключен к перво. му информационному входу второго блока памяти, выход которого подключен к второму информационному входу первого сумматора и к информационному входу первого коммутатора, первый выход которого подключен к информационному входу второго сдвигающего регистра,: выход второго регистра подключен к второму информационному входу второго блока памяти, выходы с первого по восьмой блока управления подключены соответственно к входу чтения первого блока памяти, к управляющему входу первого сдвигающего регистра, к входам синхронизации умножителей группы, к входу записи-считывания первого регистра, к входу синхронизации перво о сумматора, к входу чтения-записи второго блока памяти, к управляющему входу первого коммутатора и к управляющему входу второго сдвигающего регистра, отличающееся тем, что, с целью увеличения точности решения систем линейных алгебраических уравнений, оно содержит второй и третий сумматоры, с второго по шестой коммутаторы, с третьего по пятый регистры, умножитель, делитель, счетчик, элемент ИЛИ, узел сравнения, генератор единиц, первый и второй элементы И, причем второй выход второго коммутатора подключен к информацион-! ному входу третьего регистра, выход которого подключен к первому информационному входу третьего сумматора, выход которого подключен к первому информационному входу второго комму татора, выход которого подключен к первому информационному входу узла сравнения, первый выход которого под. ключен к первому входу первого элемента И, выход, которого подключен к счетному входу счетчика, выход переполнения которого подключен к входу останова блока управления и к управляющему входу третьего коммутатора, первый выход которого подключен к вы ходу результата устройства и к вторьи информационным входам умножителей группы, второй выход первого сдвига- . ющего регистра подключен к первому входу элемента ИЛИ, выход которого подключен к первому информ. .ционному входу второго сумматора, выход которого подключен к информационному вхо4

1615738

Составитель В. Смирнов

Техред Л.Сердюкова. Корректор С. Черни

Рфдактор А. Козориз ! Заказ 3989 Тираж 568 Подписное

ВфИИПИ Государственного комитета но изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

М

Бфоизводственно-издательский комбинат "Патент", r.Óæãoðoä, ys Гагарина,191 д. четвертого коммутатора, первый вы1

z д которого подключен к первому вход делителя, выход которого подключен к, йервому информационному входу ум-

5 ножителя, выход которого подключен к первому информационному входу пятого

;к ммутатора, выход которого нод ючен к второму информационному вхо- д узла сравнения, второй выход кото- 1О р го;подключен к первому входу вторго элемента И, выход которого под-! ючен к входу записи-считывания чет.", в ртого регистра, выход которого под- ючен к информационному входу шесто- 15

r коммутатора, первый, второй и тре- т выходы -которого подключены соот-, в тственно к второму входу делителя,, к второму информационному входу пятог коммутатора и к второму информаци- 20 о ному входу второго сумматора, вых д генератора единиц подключен к вто р му входу элемента ИЛИ, второй выход т етьего коммутатора подключен к вто-: р му информационному входу третьего . 25 с атора, второй и третий выходы ч твертого коммутаторы подключены со-! о ветственно к информационному входу ч твертого регистра и к второму информ ционному входу второго коммутатора,, 3п выход второго сдвигающего регистра подключен к информационному входу тре тьего коммутатора, вход запуска и вход значения точности решения устройства подключены соответственно к входу запуска блока управления и к информационному входу пятого регистра, выход которого подключен к второму информационному .входу множител му информационному входу умножител1, выходы с девятого по двадцать третий блока управления подключены соответственно к входу генератора единиц, к входам синхронизации умножителей группы, к входу записи-считывания второ-, го регистра, к входу записи-считыва- . ния третьего регистра, к входу синхронизации третьего сумматора, к управ-, ляющему входу второго коммутатора, к управляющему входу пятого коммутатора, к входу синхронизации узла срав-

1 нения, к второму входу первого эле-., мента И, к входу установки в "О" вто-, рого сумматора, к управляющему входу шестого коммутатора, к управляющему входу четвертого коммутатора, к вто- рому входу второго элемента И, к вхо- ду синхронизации умножителя и к вхо- ду записи-считывания пятого. регистра;