Преобразователь кодов

 

Изобретение относится к импульсной технике и может быть использовано в устройствах автоматики и вычислительной техники. Цель изобретения - упрощение и повышение надежности преобразователя Преобразователь содержит генератор 1 импульсов, счет чики 2, 5 и 6, регистр 3 сдвига, блок 4 памяти, элементы 7 и 9 задержки , компаратор 8, регистр 10 памяти, инвертор 11, элементы И 12 и 13, шину 15 логической единицы, входы 14, информационные и управляющий выходы 16 и 17. 1 табл.. 2 ил.

COtO3 СОЭЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

15))5 Н 03 1 1 13/02

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К Д BTOPGHOMV СВИДЕТЕЛЬСТВУ мй I .д

5U2.!

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

1 (21) 4650138/24 (22) 13,02.89 (46) 07.01 ° 91i Бюл. N -1 (72).A..À.Càì÷èíñêèé, В,И.Федорцив, Е ° Ë,Ïîìûòêèíà и:А;Я.Гладун (53) 681 314{088 ° 8) (56) Авторское свидетельство СССР

Р 1363480, кл Н 03 N 7/02, 1986 ° (54) ПРЕОБРАЗОВАТЕЛЬ КОДОВ (57) Изобретение относится к импульсной технике и может быть использова

„„Я0„„1619410 А 1

2 но в устройствах автоматики и вычис» лительной техники Цель изобретения упрощение и повышение надежности преобразователя, Преобразователь со» держит генератор 1 импульсов, счет» чики 2, 5 и б, регистр 3 сдвига, блок 4 памяти, элементы 7 и 9 задержки, компаратор 8, регистр 10 памяти, инвертор 11, элементы И 12 и 13, шину 15 логической единицы, входы 14, информационные и управляющий выходы

16 и 17 ° 1 табл,. 2 ил.

1619410

О,» ° 0 0

:0 ° «,0 1

0 °,,1 0

Изобретение относится к импульсной технике и может быть использова но в устройствах автоматики и вычис: лительной техники, Цель изобретения упрощение преобразователя за счет сокращения ап паратных затрат и повышение его на дежности.

На фиг,l представлена функциональная схема преобразователя кодов; на фиг,2 временная диаграмма его ра» боты, Преобразователь содержит генера тор 1 импульсов, первый счетчик 2, регистр 3 сдвига, блок 4 памяти (по стоянное запоминающее устройство

ПЗУ), второй и третий счетчик 5 и 6, второй элемент 7 задержки, компаратор 8, первый элемент 9 задержки, регистр 10 памяти, инвертор ll первый и второй элементы И 12 и 13, вхо» ды 14, шину 15 логической единицы информационные и управляющий выходы

16 и 17 °

Преобразователь кодов работает следующим образом, Перед началом работы счетчики 2, 5 и 6 и регистр 3 устанавливаются в нулевое состояние (входы установки в нулевое состояние не показаны),При отсутствии на входах 14 преобразуе мого кода на первом и втором выходах компаратора 8 устанавливаются сигна лы уровня логического нуля, а на третьем выходе сигнал логической единицы, который через элемент 7 за держки поступает на вход синхронизации регистра 10, при этом в регистр

10 записаны нулевые сигналы с выходов счетчика 5, которые устанавливаются и на выходах 16 °

Код, подлежащий преобразованию, поступает с входов 14 на вторые вхо ды компаратора 8 (фиг,2а). При этом, если преобразуемый код не нулевой, на втором выходе компаратора 8 уста навливается сигнал уровня логической единицы (фиг,2а), а на остальных вы» ходах компаратора 8 сигналы уровня логического нуля ° Сигнал уровня логической единицы с второго выхода компаратора 8.открывает элемент И

12, через который импульсы от генератора 1 поступают на входы синхро низации верхнего предела эквивалента преобразуемого кода в новом коде, содержащемся в блоке 4 памяти Частич

55 но. содержимое блока 4 памяти приве дено в таблице

Адрес Содержимое

Эквивалент кода 0 0 0

Эквивалент кода.0», 0 1

Эквивалент кода:О, ° ° 1 1

Регистр 3 работает в режиме сдвига, на вход младшего разряда подает» ся постоянный сигнал уровня логичес кой единицы с шины 15 Импульсы на ращивания на выходах сигналов уровня логической единицы, начиная с млад шего разряда, Таким образом опреде ляется верхний предел значения кода в формате преобразуемого кода, кото рый через счетчик 6 поступает на пер вые входы компаратора:8. В ответ на втором выходе компаратора 8 устанав ливается сигнал уровня логического нуля (фиг,2б), который закрывает элемент И 12, а сигнал уровня логи ческой единицы устанавливается или на третьем, или на первом .выходе компаратора:8 °

Если сигнал уровня логической еди ннцы установился на третьем выходе компаратора 8, значит результат сдвига на выходах регистра 3, кото рый через счетчик 6 поступает на пер вые входы компаратора 8, совпал со значением преобразуемого кода, По положительному перепаду на третьем выходе компаратора 5, который через элемент 7 задержки поступает на вход синхронизации регистра 10, эквива лент преобразуемого кода в новом ко де, который с выходом блока 4 памяти через счетчик 5 поступает на соот ветствующие входы регистра 10, запи сывается на выходы регистра IO и по ступает на выходы, Элемент 7 задерж ки необходим для гарантирования за писи в регистр 10 достоверного экви» валента преобразуемого кода в новом коде, так как тракт прохождения наи более близкого к преобразуемому кода проходит через элементы с различным временем срабатывания, Сигнал уровня логической единицы с третьего выхода компаратора 8 по ступает на вход начальной установки счетчика 2, а через инвертор 11 на вход начальной установки регистра

3 и устанавливает их в нулевые состояния, Положительный перепад íà вы»

1619 10 6 ходе 2 устройства свидетельствует о том, что на выходах 16 установлено преобразованное значение преобразуе мого кода.

Сигнал уровня логической единицы установился на первом выходе компаратора 1 и поступает на входы вычитания счетчиков 5 и:6, Сигнал уровня логической единицы с первого выхо да компаратора 8 через элемент 9 задержки поступает также на входы синхронизации счетчиков 5 и 6, переводя их с режима параллельной записи в режим счета ° Счетчик 5 осуществляет вычитание от значения эквивалента преобразуемого кода в новом коде, соответствующем максимальному значению преобразуемого кода в установленном ферменте, Счетчик 6 сравнивается со значением преобразуемого кода на вторых входах компаратора 8, на третьем выходе компаратора 8 (фиг,2в) устанавливается сигнал с уровнем логической единицы, по которому регистр 3 и счетчик 2 устанавливаются в нулевое состояние, а на первом выходе компаратора 8 устанав

" ливается сигнал с уровнем логического нуля (фиг,2в). По положительному перепаду на третьем выходе компаратора 8, который через элемент 7 за» . держки поступает на вход синхронизации регистра 10, результат вычитания с выходов счетчика 5 записывается на выходы регистра 10 и поступает на выходы 16 (фиг,2в). На выходе 17 появляется положительный пере пад, свидетельствующий о наличии новой информации на выходах 16, Элемент 9 задержки необходим для того, чтобы счетчик 5 не переводился в режим параллельной записи до записи в регистр IO преобразованного кода

Для этого время задержки элементов 9 задержки равняется л л экэ = 2 си7

Формула изобретения

Преобразователь кодов, содержащий генератор импульс в, выход которого соединен с первым входом первого элемента И, выход которого соединен с входами синхронизации регистра сдвига и первого счетчика, выходы которого соединены с входами блока памяти, выходы блока памяти соединены с соот» ветствующими информационными входами второго счетчика, выходы которого соединены с соответствующими информационными входами регистра памяти, выходы которого являются информацион ными выходами преобразователя, тре» тий счетчик, выходы которого соеди» иены с первыми входами компаратора, вторые входы которого являются входами преобразователя, первый выход ком» паратора соединен с первым входом второго элемента И, выход которого соединен с вычитающими входами второго и третьего счетчиков, о т л и ч а ю шийся тем, что, с целью упрощения и повышения надежности пре образователя, в него введены инвертор, шина логической единицы и элементы задержки, вход первого элемен та задержки подключен к первому вы ходу компаратора, выход соединен с синхронизирующими входами второго и третьего счетчиков, второй выход компаратора соединен с вторым входом первого элемента И, третий выход ком паратора соединен непосредственно с входом начальной установки первого счетчика, через второй элемент за держки с синхронизирующим входом регистра памяти через инвертор - с входом начальной установки регистра сдвига и является управляющим выхо» дом преобразователя, информационный вход регистра сдвига подключен к ши не логической единицы, выходы соединены с информационными входами третьего счетчика, второй вход второго элемента И подключен к выходу гене ратора импульсов, 1619410

< едак тор: Н.Яцола

Заказ 55 Тираж 1 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r. Ужгород, ул. Гагарина, 101

Ь/юд генератора

Пербьт альта компаратора

8mopou Ь/А Од компа атора

Трещий8b/xod"

woenopamgpa, Ьа од злемююа зло ержки(ю У)

Вы адэяемента задержки)м. 7) руппи 65!хадОВ

gcmpodcm8а

Грипс 8хадо6 устройств

Составитель: Н,Бочарова

Техред М.Дидык Корректор:Т,Малец