Дешифратор адреса

 

Изобретение относится к вычислительной технике, а именно к быстродействующим логическим схемам, может быть использовано в полупроводниковых запоминакнтих устройствах, в устройствах вычислительной техники и автоматики . Целью изобретения является снижение потребляемой мощности дешифратора . Цель достигается тем, что дешифратор содержит диоды 4 второй группы и диоды 5 смещения с соответствующими связями. При смене адреса входной ток дешифратора через диоды 4, 5 перезаряжает паразитную емкость выхода 8 дешифратора. В результате отпадает необходимость в специальных источниках тока. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (И) (51)5 С 11 С 8 00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

» (° °

° °

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

Il0 ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

Г1РИ ГКНТ СССР

К АВТОРСКОМУ СВИД :ТЕЛЬСТВУ

1 (21) 44»91128/24 (22) 05.10.88 (46) 15.01.91. Бюл. Н 2 (71) Таганрогский радиотехнический институт им. В.Д.Калмыкова (72) П.А.Землянухин (53) 681.327.6 (088 .8) (56) Микроэлектроника, т.9, вып.3, 1980, с. 222, рис,1.

Алексенко А. Г, Основы микросхемо техники. - М.: Советское радио, 1975, с. 103, рис. 4. 1. 1. (54) ДЕШИФРАТОР АДРЕСА (57) Изобретение относится к вычислительной технике, а именно к быстродей2 ствующим логическим схемам, может быть использовано в полупроводниковых запоминающих устройствах, в устройст вах вычислительной техники и автоматики. Целью изобретения является снижение потребляемой мощности дешифратора. Цель достигается тем, что дешифратор содержит диоды 4 второй группы и диоды 5 смещения с соответствующими связями. При смене адреса входной ток дешифратора через диоды

4, 5 перезаряжает паразитную емкость выхода 8 дешифратора. В результате отпадает необходимость в специальных источниках тока. 1 ил.

1б 21083

Формула изобретения

Составитель С. Королев

Редактор Е.Копча Техред А.Кравчук Корректор Л,Бескид

Заказ 4250 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина, 101

Изобретение относится к вычислительной технике, а именно к быстродействующим логическим системам, и может быть использовано в полупровод5 никовых эапоминающих устройствах, в

1 устройствах вычислительной техники и автоматики.

Целью изобретения является сниже-, ние потребляемой мощности дешифратора.

На чертеже представлена принципиальная схема дешифратора.

Дешифратор содержит элементы И, каждый из которых состоит из резистора .1, транзистора 2, диодов 3 первой группы, диодов 4 второй .группы, диода 5 смещения, прямые входы 6, инверсные входы 7, выходы 8, шину 9 питания °

Дешифратор работает следующим об20 разом.

При поступлении кода адреса на прямые.и инверсные входы б и 7 в силу подключения к этим входам б и 7 катодов диодов 3 первой группы на катодах диодов 5 всех элементов И, кроме одного, произойдет снижение потенгциала, так как на катоде хотя бы одного из диодов 3 будет низкий потенциал. На катодах всех диодов 3 одно30 го из элементов И будет высокий потенциал. В результате в этом элеменl те И резистором 1 потенциал базы транзистора 2 будет повышен. Так как катоды диодов 4 второй группы соединены с катодами соответствующих диодов

3 первой группы, то повысится потенциал эмиттера транзистора 2 этого элемента И, т.е. на данном выходе 8 дешифратора появится высокий потенциал, что означает выборку по данному выходу 8.

При смене кода адреса на входах, дешифратора на катодах хотя бы одной пары диодов 3 и 4 элемента И, который был выбран, произойдет снижение потенциала. При этом из-за наличия диода 5 смещения на эмиттере и базе транзистора 2 потенциал снизится одновременно. Данный элемент И перейдет в невыбранное состояние.

Дешифратор адреса, содержащий элементы И, каждый и з которых состоит из транзистора, первой группы диодов, резистора, первый вывод которого соединен с базой тр анзистора, а второй вывод подключен к шине питания дешифратора и соединен с коллектором транзистора, эмиттер которого является соответствующим выходом дешифратора, аноды диодов первой группы объединены, катоды >-х диодов первых групп элементов И q (21-2) 2 +1)-го по

P(2j-1) 2" 1 -й объединены и являются

i-и прямнм входом дешифратора, где

1 .. j а 2 ", 1 < i (n, n — разрядность входа дешифратора, катоды i-х диодов первых групп элементов И с (21-1)

x2 +11-ro по (2j 2 )-й объединены и являются i-м инверсным входом дешифратора, отличающийся тем, что, с целью снижения потребляемой мощности дешифратора адреса, он в каждом элементе И содержит диод смещения, вторую группу диодов, аноды которых соединены с эмиттером транзистора, а катоды соединены с катодами соответствующих диодов первой группы, аноды которых соединены с катодом диода смещения, анод которого соединен с базой транзистора.