Телевизионный координатор

 

Изобретение относится к приклэдном/ телевидению и может быть использовано для дистанционного автоматического измерения параметров движения исследуемых объектов. Целью изобретения является расширение функциональных возможностей путем обеспечения одновременного слежения за несколькими объектами и измерения их параметров движения. Телевизионный координатор содержит телевизионную камеру 1, пороговый блок 2, интегратор 3, аналого-цифровой преобразователь 4, блок 5 сравнения результатов интегрирования, синхронизатор 6, блок 7 задержки, блок 8 выбора режимов, счетчик 9 числа элементов в строке, регистр 10 номера начального элемента превышения текущей строки, регистр 11 номера конечного элемента превышения текущей строки, регистра 12 номера начального элемента предыдущей строки, счетчик 13 числа строк в кадре, регистр 14 номера строки, блок 15 анализа адреса, блок 16 определения просмотренных объектов, блок 17 определения горизонтального размера объекта селектор 18 блоков памяти, формирователь 19 адреса памяти, коммутатор 20 адресов, первый 21 и второй 22 блоки памяти, коммутатор 23 данных, регистр 24 данных объектов регистр 25 координатного блока, цифровой коррелятор 26, компаратор 27, регистр 28 хранения данных, регистр 29 хранения адреса, измеритель 30 вектора скорости, формирователь 31 вертикального размера объекта, видеоконтрольный блок 32. 17 ил. у te

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (5!)5 Н 04 N 7/18

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4455470/09 (22) 05.07,88 (46) 07.02.91. Бюл. ¹ 5 (71) Хабаровский институт инженеров железнодорожного транспорта (72) Ю.M,Êàðïåö, А.Г.Лештаев и А,В.Сурков (53) 621.397(088.8) (56) Авторское свидетельство СССР № 1109956, кл. Н 04 N 7/18, 1983. (54) ТЕЛЕВИЗИОННЫЙ КООРДИНАТОР (57) Изобретение относится к прикладному телевидению и может быть использовано для дистанционного автоматического измерения параметров движения исследуемых объектов. Целью изобретения является расширение функциональных возможностей путем обеспечения одновременного слежения за несколькими объектами и измерения их параметров движения. Телевизионный координатор содержит телевизионную камеру 1, пороговый блок 2, интегратор 3, аналого-цифровой преобразователь 4, блок 5

„„Gal„„1626453 А1 сравнения результатов интегрирования, синхронизатор б, блок 7 задержки, блок 8 выбора режимов, счетчик 9 числа элементов в строке, регистр 10 номера начального элемента превышения текущей строки, регистр

11 номера конечного элемента превышения текущей строки, регистра 12 номера начального элемента предыдущей строки, счетчик

13 числа строк в кадре, регистр 14 номера строки, блок 15 анализа адреса, блок 16 определения просмотренных объектов, блок 17 определения ropv,sàíòàëüíoão размера объекта селектор 18 блоков памяти, формирователь 19 адреса памяти, коммутатор 20 адресов, первый 21 и второй 22 блоки памяти, коммутатор 23 данных, регистр 24 а данных объектов, регистр 25 координатного блока, цифровой коррелятор 26, компаратор 27, регистр 28 хранения данных, регистр

29 хранения адреса. измеритель 30 вектора скорости, формирователь 31 вертикального Я размера объекта, видеоконтрольный блок

32. 17 ил.

1626453

50

Изобретение относится к прикладному телевидению и может быть использовано для дистанционного автоматического измерения параметров движения исследуемых объектов, Цель изобретения -- расширение функциональных воэможностей путем обеспечения одновременного слежения за несколькими объектами и измерения их параметров движения.

На фиг.1 представлена структурная электрическая схема телевизионного координатора; на фиг.2 — временная диаграмма работы порогового блока; на фиг.3 — структурная электрическая схема порогового блока; на фиг,4 — структурная электрическая схема блока сравнения результата интегрирования; на фиг.5 — структурная электрическая схема блока выбора режимов: на фиг,6 — структурная электрическая схема блока анализа адреса; на фиг.7 — структурная электрическая схема блока определения просмотренных объектов; на фиг.8— структурная электрическая схема блока определения горизонтального размера объекта; на фиг.9 — структурная электрическая схема селектора блоков памяти; на фиг,10— структурная схема формирователя адреса памяти; на фиг,11 — структурная электрическая схема коммутатора адресов; на фиг.12 — структурная электрическая схема блока памяти; на фиг.13 — структурная электрическая схема коммутатора данных; на фиг.14 — структурная электрическая схема цифрового коррелятора; на фиг.15 — структурная электрическая схема измерителя вектора скорости; на фиг.16 — структурная электрическая схема формирователя вертикального размера объекта; на фиг.17 — схемы, поясняющие работу блока анализа адреса.

Телевизионный координатор (фиг.1) содержит телевизионную камеру 1, пороговый блок 2, интегратор 3, аналого-цифровой преобразователь (ЦАП) 4, блок 5 сравнения результатов интегрирования, синхронизатор 6, блок 7 задержки, блок 8 выбора режимов, счетчик 9 числа элементов в строке, регистр 10 номера начального элемента превышения текущей строки, регистр 11 номера конечного элемента превышения текущей строки, регистр 12 номера начального элемента предыдущей строки, счетчик числа строк в кадре, регистр 14 номера строки, блок 15 анализа адреса, блок 16 определения просмотренных обьектов, блок 17 определения горизонтального размера обьекта. селектор 18 блоков памяти, формирователь

19 адреса памяти, коммутатор 20 адресов, первый блок 21 памяти, второй блок 22 па5

35 мяти, коммутатор 23 данных, регистр 24 данных объектов, регистр 25 координатного блока, цифровой коррелятор 26, компаратор 27, регистр 28 хранения данных, регистр

29 хранения адреса, измеритель 30 вектора скорости, формирователь 31 вертикального размера объекта, видесконтрольный блок (ВКБ) 32.

Пороговый блок 2 (фиг.3) содержит триггер Шмидта 33 и два одновибратора 34 и 35.

Блок 5 сравнения результатов интегрирования (фиг.4) содержит арифметико-логический узел 36 и элемент ИЛИ 37.

Блок 8 выбора режимов (фиг.5) содержит элемент ИЛИ 38, элемент И 39, RS-триггер 40 и два одновибратора 41 и 42. блок 15 анализа адреса (фиг,6) содержит первый 43 и второй 44 элементы ИЛИ, два RS-триггера 45 и 46, два коммутатора 47 и 48, третий элемент ИЛИ 49, арифметикологический узел 50, два 0-триггера 51 и 52, три элемента И 53--55, четвертый элемент

ИЛИ 56, пятый элемент ИЛИ 57 и одновибратор 5

Блок 16 определения просмотренных объектов (фиг.7) содержит арифметико-логический узел 59, первый элемент И 60, первый элемент ИЛИ 61, второй элемент И 62, третий элемент И 63, второй элемент ИЛИ

64, инвертор 65 и RS-триггер 66.

Блок 17 определения горизонтального размера объекта (фиг.8) содержит первый элемент ИЛИ 67, два арифметикологических узла 68 и 69 и второй элемент

ИЛИ 70.

Селектор 18 блока памяти (фиг,9) содержит D-триггер 71 и RS-триггер 72.

Формирователь 19 адреса памяти (фиг.10) содержит первый элемент ИЛИ 73, счетчик 74 обнаруженных объектов, регистр

75 числа зарегистрированных объектов в предыдущем кадре, коммутатор 76, второй элемент ИЛИ 77 и два счетчика 78 и 79 адреса памяти.

Коммутатор 20 адресов (фиг.11) содержит селектор 80 адреса первого блока памяти, селектор 81 адреса второго блока памяти, коммутатор 82 сигналов записи первого кадра и коммутатор 83 сигналов записи второго кадра.

Блок 21 (22) памяти (фиг,12) содержит ячейку 84 (92) памяти максимального размера объекта по горизонтали, ячейку 85 (93) памяти максимального размера объекта по вертикали, ячейку 86 (94) памяти максимального сигнала интегратора, ячейку 87 (95) памяти номера начального элемента максимального размера объекта по горизонтали. ячейку 88 (96) памяти номера стро1626453 ки максимального размера нбьекта по горизонтали, ячейку 89 (97) памяти номера начально о элемента превышения в текущей строке, ячейку 90 (98) памяти номера конечного элемента превышения в текущей строке и ячейку 91 (99) памяти сигнала окончания просмотра объекта.

Коммутатор 23 данных (фиг.13) содержит селектор 100 данных о размерах обьекта текущего кадра, селектор 101 координат объекта текущего кадра, селектор 102 данных о размерах объекта предыдущего кадра, селектор 103 координат обьекта предыдущего кадра и селектор 104 данных о границе объекта.

Цифровой коррелятор 26 (фиг.14) содержит элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 105 и счетчик 106 совпадений, Измеритель 30 вектора скорости (фиг.15) содержит два инвертора 107 и 108 и два сумматора 109 и 110.

Формирователь 31 вертикального размера объекта (фиг.16) содержит первый элемент ИЛИ 111, RS-триггер 112, два элемента И 113 и 114, второй элемент ИЛИ

015, счетчик 116 числа строк и третий элемент ИЛИ 117.

Телевизионный координатор работает следующим образом.

В начале работы координатора произЙдится системный сброс, приводящий устройство в исходное состоя ние.

Телевизионную камеру 1 наводят таким образом, чтобы в ее поле зрения пог1адали траектории движущихся объектов, которые необходимо обнаружить, определить их координаты и рассчитать векторы их скоростей. Полный телевизионный сигнал, представляющий собой видеоинформацию о поле обзора, с телевизионной камеры 1 поступает на сихронизатор 6, пороговый блок 2 и интегратор 3. В синхронизатор 6 подают телевизионный сигнал, чтобы выделить из него строчные и кадровые синхро- и гасящие импульсы и сформировать импульсы дискретизации строки растрового разложения (элементы разрешения по строке) и импульсы тактовой частоты, Пороговый блок 2 представляет собой схему сравнения входного сигнала с предварительно выставленным в зависимости от соотношения сигнал/шум пороговым уровнем. Данный блок состоит из триггера

Шмидта 33 и двух одновибрвторов 34 и 35.

При подаче на вход триггера Шмидта 33 напряжения, превышающего заданный пороговый уровень, его выходной сигнал изменяется от нуля до уровня логической единицы. По этому перепаду запускается первый одновибратор 34, который выраба5

55 тывает импульс начала превышения. Этим импульсом разрешается накопление входного сигнала интегратором 3. Если уровень входного сигнала триггера Шмидта 33 снижается ниже заданного уровня, выходной сигнал становится равным уровню логического нуля, и по этому перепаду запускается второй одновибратор 35. Сформированный этим одновибратором импульс запрещает накопление сигнала в интеграторе 3 v запускает АЦП 4. По сигналу АЦП 4 "Конец преобразования" интегратор 3 обнуляется.

Одновременно выходные сигналы с триггера Шмидта 33 и одновибраторов 34 и

35 подаются сигналы на входи блока 7 зарержки с временем задержки, равным длительности одной строки, т.е. 64 мкс. Таким образом, на выходах блока 7 задержки присутствует информация о наличии превышений входного телевизионного сигнала в предыдущей строке.

Выходные сигналы с порогового блока 2 и блока 7 задержки подаются на блок 8 выбора режимов, Этот блок в зависимости от наличия импульсов на входах выбирает три возможных режима работы координатора: режим обнарух<ения нового объекта— при наличии превыше:ия входного сигнала над заданным пороговым уровнем только в текущей строке; режим обзора ранее обнар,женного объекта — при одновременном наличии превышений в предыдущей и текущей строках; режим окончания обзора обнаруженного ранее объекта — при наличии превышения только в предыдущей строке.

Наличие превышения в текущей строке приводит к появлению на выходе триггера

Шмидта 33 высокого уровня и импульсь на выходе первого одновибратора 34, По выходному импульсу первого одновибратора

34 разрешается работа интегратора 3, обнуляется счетчик 116 числа строк и через элемент ИЛИ 38 взводится RS-триггер 40, высокий уровень на прямом выходе которого является разрешением для запуска одновибраторов 41 и 42. По этому импульсу производится запись содержимого счетчика

9 числа элементов в строке в регистр 10 номера начального элемента превышения текущей строки, а содержимого счетчика 13 числа строк в кадре — в регистр 14 номера строки.

По заднему фронту выходного импульса триггера Шмидта 33 второй одновибратор 35 вырабатывает импульс, по которому прекращает накопление сигнала интегратор 3, запускается АЦП 4. АЦП 4 преобразует в цифровую форму сигнал, накопленный интегратором 3, и по окончании

1626453 преобразования приводит интегратор 3 в исходное состояние. Одновременно с этим по переднему фронту выходного импульса второго одновибратора 35 и роизводится запись содержимого счетчика 9 числа элементов в строке и в регистр 11 номера конечного элемента превышения текущей строки, а также запуск одновибратора 42 блока 8 выбора режимов.

По переднему фронту выходного сигнала одновибратора 42 происходит запись содержимого счетчика 74 обнаруженных объектов в счетчик 78 адреса памяти, содержимое которого через селекторы 80 или 81 подается на адресные входы блоков 21 или

22 памяти, дается разрешение на вычитание номера начального элемента превышения, записанного в регистре 10. из номера конечного элемента превышения, записанного в регистре 11 через элемент ИЛИ 67 на арифметико-логический узел 68, а через элемент

ИЛИ 115 содержимое счетчика 116 числа строк увеличивается на единицу. По заданному фронту этого импульса (выходного сигнала одновибратора 42) содержимое счетчика 74 обнаруженных объектов увеличивается на единицу, результат вычитания из арифметико-логического узла 68 записывается в ячейку 84 (92) памяти максимального размера объекта по горизонтали, содержимое регистра 10 — в ячейку 87 (95) памяти номера начального элемента максимального размера по горизонтали, содержимое АЦП 4 — в ячейку 86 (94) памяти максимального сигнала интегратора, содержимое регистра 14 — в ячейку 88 (96) памяти номера строки максимального размера обьекта по горизонтали. По сигналу "Окончание вычитания" арифметико-логического узла

68 происходит запись содержимого регистра 10 в ячейку 89 (97) памяти номера начального элемента превышения в текущей строке, содержимого регистра 11 в ячейку

90 (98) памяти номера конечного элемента превышения в текущей строке, а содержимого счетчика 116 числа строк в ячейку 85 (93) памяти максимального размераобъекта по вертикали. Выбор блока 21 или 22 памяти, в который входит ячейка 84-91 или 92-99 памяти, определяется из условия: нечетный или четный кадр просматривается в данное время с начала наблюдения и задается селектором 18 блока памяти путем переключения состояния

О-триггера 71, выходные сигналы которого управляют селекторами 80 и 81 адресов первого и второго блоков памяти, коммутаторами 82 и 83 сигналов записи первого и второго кадров. а также селекторами 100104 данных.

При просмотре объекта, уже обнаруженного в предыдущей строке, на выходах триггера Шмидта 33 и на третьем выходе блока 7 задержки в один и тот же промежуток времени появляются импульсы, что приводит к появлению перепада уровня напряжения на выходе элемента И 39, По этому перепаду сбрасывается RS-триггер

40, что приводит к установлению на разрешающих входах одновибраторов 41 и 42 низкого уровня, который запрещает срабатывание их при появлении на управляющих входах импульсов с одновибраторов

34 и 35, Сигнал с выхода элемента И 39, кроме

RS-триггера 40, поступает через второй элемент ИЛИ 77 на первый счетчик 78 адреса памяти и сбрасывает его r нулевое состояние, 3тим сигналом через третий элемент

ИЛИ 49 разрешается работа блока 15 анализа адреса.

Блок 15 анализа адреса предназначается для определения адреса блока 21 или 22 памяти, по которому была занесена информация об объекте, превышение от которого получено в текущей строке. Работа блока 15 анализа адреса заключается в сравнении номеров начального и конечного элементов превышения текущей строки, которые заносятся llo имп, льсам начала превышения с первого одновибратора 34 и конца превышения с второго одновибратора 35 в регистры 10 и 11 соответственно, с номерами начальных и конечных элементов превышений, зафиксированных в предыдущей строке и записанных в ячейках 89 и 90 или 97 и

98 памяти. Сравнение проводится с каждым из зарегистрированных до этого объектами, исключая только те, просмотр которых к началу текущей строки уже закончен до тех пор. пока не будет обнаружен объект, к которому принадлежит данное превышение, Анализ результатов сравнения проводится по следующему алгоритму.

Обозначим номер начального элемента превышения в предыдущей строке, записанный в ячейке 89 или 97 памяти, через N1, номер конечного элемента этого превышения, записанный в ячейке 90 или 98 памяти, через N1 .

Номера начального и конечного элементов исследуемого превышения в текущей строке, занесенные в регистры 10 и 11, обозначим череЗ N2 и N2 .

При сравнении номеров начальных элементов возможны три случая: N2- й1; N2 <

<М1;N2> Nl.

В первом случае сразу можно сделать вывод, что обнаруженное в текущей строке

1626453

10

25

55 превышение относится к объекту, которому принадлежит Ni.

Во втором случае при Ng < й1 превышение в текущей строке принадлежит к объекту, с которым производится сравнение только при N2 > Ni, что видно из фиг.17а.

В третьем случае, когда Ng > N1, искомый объект определяется из условия N2 > N), что следует из фиг,17б.

Сигнал совпадения превышений в предыдущей и текущей строках сбрасывает первый счетчик 78 адреса памяти в нулевое состояние и разрешает работу блока 15 анализа адреса. Из структурной схемы (фиг.1) видно, что RS-триггеры 45 и 46 изначально находятся во взведенном состоянии, так как взводятся по сигналу строчного гасящего импульса, проходящего через элемент ИЛИ

57. Выходные сигналы RS-триггеров 45 и 46 управляют коммутаторами 47 и 48 соответственно. Если на прямых выходах RS-гр ггерое 45 и 46 устанавливаются высокие уровни, что соответствует начальному состоянию блока 15 анализа адреса, на входную шину А арифметико-логического узла 50 аоступает информация от регистра 10, т,е.

Nz, а на входную шину  — информация из ячейки 89 или 97 памяти номера начального элемента превышения в текущей строке через коммутатор 104 данных о границе объекта, соответствующая объекту, занесенному в блок 21 или 22 памяти по нулевому адресу.

Если в результате сравнения получается, что Йг = Й1, что означает принадлежность превышения в текущей строке объекту, информация о котором занесена в блок памяти 21 или 22 по адресу, сформированному в счетчике 78 адреса памяти, то на выходе А - В арифметико-логического узла

50 появляется сигнал, который, пройдя через четвертый элемент ИЛИ 56 блока 15 анализа адреса и первый элемент ИЛИ 111 формирователя 31 вертикального размера объекта, взводит RS-триггер 112 и разрешает запись содержимого ячейки 85 или 93 памяти максимального размера объекта по вертикали в счетчик 116 числа строк. Высокий уровень с прямого выхода RS-триггера

112 снимает запрет на прохождение импульса с выхода второго одновибратора 35 порогового блока 2 через элемент И 114 формирователя 31 вертикального размера объекта. Перепад напряжения с выхода элемента И 114 через элемент ИЛИ 115 увеличивает содержимое счетчика 116 числа строк на единицу, а через элемент ИЛИ 117 и элемент ИЛИ 67 разрешает работу арифметико-логического узда 68 и арифметикологического узла 36 блока 5 сравнения результатов интегрирования. В арифметикологическом узле 68 происходит вычитание номера начального элемента рассматриваемого превышения в текущей строке из номера конечного элемента этого превышения, поступающих из регистров 10 и 11, Полученная разность, определяющая горизонтальный размер объекта, подается на входную шину А арифметико-логического узла 69, на входную шину В которого поступает информация из ячейки 84 или 92 памяти максимального размера объекта по горизонтали через селектор 100 данных о размерах обьекта текущего кадра.

По сигналу "Окончание вычитания" с арифметико-логического узла 68 производится запись содержимого регистра 1О в ячейку 89 или 97 памяти номера начального элемента превышения в текущей строке, содержимого регистра 11 — в ячейку 90 или

98 памяти номера конечного элемента превышения в текущей строке, содержимого счетчика 116 — в ячейку 85 или 93 памяти максимального размера обьекта по вертикали, а также разрешается сравнение в арифметико-логическом узле 69 поступающеи информации, Если полученная в арифметико-логическом узле 68 разность больше, чем информация из ячейки 84 или

92 памяти максимального размера объекта по горизонтали, то на входе А > В арифметика-логического узла 69 появляется импульс, по которому осуществляется запись полученной в арифметика-логическом узле

68 разности в ячейку 84 или 92 памяти, содержимого регистра 10 — в ячейку 87 или 95 памяти номера начального элемента максимального размера объекта по горизонтали, а содержимого регистра 14 — в ячейку 88 или

96 памяти номера строки максимального размера объекта по горизонтали. Если разность меньше, чем информация из ячейки 84 или 92 памяти, то в ячейках 84, 87, 88 или 92, 95, 96 памяти остается прежняя информация.

По сигналу разрешения сравнения, поступающему с выхода элемента ИЛИ 117 нэ арифметико-логический узел 36, происходит- сравнение информации с АЦП 4, поступающей на входную шину А, и информации из ячейки 86 или 91 памяти максимального сигнала интегратора, поступающей через селектор 100 данных о размерах объекта текущего кадра на входную шину В арифметико-логического узла 36. Если на выходе арифметико-логического узла 36 А > В появляется импульс, что означает, что информация с АЦП 4 больше, чем записанная в ячейке памяти, то, пройдя через элемент

1626453

ИЛИ 37, он разрешает запись информации

АЦП 4 в ячейку 86 или 94 памяти максимального сигнала интегратора. В противном случае в ячейке памяти остается прежнее значение, По выходному импульсу первого одновибратора 34, означающему обнаружение нового превышения, RS-триггер 112 сбросится и формирователь 31 вертикального размера объекта переведется в исходное состояние.

Во втором случае при Nz < й1 по сигналу с выхода А < В арифметико-логического узла 50 взводится D-триггер 52, сбрасывается RS-триггер 45 и подтверждается через элемент ИЛИ 44 взведенное состояние RSтриггера 46. Сброс RS-триггера 45 означает переключение коммутатора 47 в положение, при котором он пропускает на входную шину А арифметико-логического узла 50 данные, записанные в регистре 11. По заднему фронту сигнала с одновибратор 35, означающего конец превышения в текущей строке и проходящего через элемент ИЛИ 49, происходит сравнение в арифметико-логическом узле 50 номера конечного элемента превышения в текущей строке с номером начального элемента превышения в предыдущей строке, принадлежащего объекту, информация о котором занесена в блок 21 или 22 памяти по нулевому адресу. Высокий уровень с прямого выхода 0-триггера 52 подается на один из входов элемента И 54 и элемента И 55. Если в результате сравнения окажется Nz < N1, это означает, что превышение в текущей строке не принадлежит объекту, записанному в блоке 21 или 22 памяти по нулевому адресу. В этом случае на выходе А В арифметико-логического узла 50 появляется импульс, который, пройдя через элемент И 55 и элемент ИЛИ 73, увеличит содержимое счетчика 78 адреса памяти на единицу и переведет блок 15 анализа адреса в исходное состояние. T,å. сбросит

0-триггер 52 и взведет RS-триггер 45.

Таким образом, в блоке 15 анализа адреса снова будет происходить сравнение номера начального элемента превышения текущей строки N с номером начального элемента в предыдущей строке, принадлежащего объекту, записанному в блоке 21 или 22 памяти по адресу, установленному в счетчик 78 адреса памяти, Если в результате сравнения Nz < N1, то происходит то же, что

i и описанное выше, до сравнения Nz с йъ В случае Nz > N1, что означает принадлежность превышения в текущей строке к данному объекту, на выходе А> В арифмвтико-логического узла 50 появляется импульс, который взводит 0-триггер 51, 5

Появление высокого уровня напряжения на обоих входах элемента И 54 приводит к появлению перепада уровней на его выходе. По этому перепаду происходит запись содержимого ячейки 85 или 93 памяти в счетчик 116, а так как к этому времени RSтриггер 112 уже взведен сигналом с одновибратора 35, то по этому перепаду через элемент И 113 и элемент ИЛИ 115 содержимое счетчика 116 увеличивается на единицу, а через элемент ИЛИ 117 разрешается сравнение в арифметико-логических узлах 68 и

36, По результатам сравнения этими узлами происходит перезапись в ячейки памяти результата вычитания в арифметико-логическом узле 68 номера начального элемента этого превышения и номера строки, если результат вычитания больше, чем содержимое в ячейке 84 или 92 памяти, а также информация АЦП 4, если она больше, чем содержимое ячейки 86 или 94 памяти, В гротивном случае содержимое этих ячеек памяти остается неизменным. В любом случае по сигналу "Окончание вычитания" арифметико-логического узла 68 происходит запись номера начального элемента превышения из регистра 10 в ячейку 89 или

97 памяти, номера конечного элемента превышения из регистра 11 в ячейку 90 или 98 памяти, а также содержимого счетчика 116 в ячейку 85 или 93 памяти.

Если в результате сравнения номеров начальных элементов превышений и предыдущей строках получится Nz > N<, то по сигналу с выхода А > B арифметико-логического узла 50 взводится D-триггер 51, подтверждается через элемент ИЛИ 43 взведенное состояние RS-триггера 45 и сбрасывается RS-триггер 46. Это приводит к тому, что через коммутатор 48 на входную шину этого узла через селектор 104 из ячейки 90 или 98 памяти подается номер конечного элемента превышения объекта, записанного в блоке 21 или 22 памяти по адресу, сформированному счетчиком 78 адреса памяти, в начальный момент по нулевому адресу. По перепаду напряжения на инверсном выходе RS-триггера 46 снова разрешается работа арифметико-логического узла 50. При получении в результате сравнения результата М2 > Й1 по переднему фронту импульса с выхода А > В арифметико-логического узла 50 через элемент И 53 и элемент ИЛИ 73 производится увеличение содержимого счетчика 78 адреса памяти на единицу, т.е. переходят к следующему объекту. занесенному в блок 21 или 22 памяти и блок 15 анализа адреса переводится в исходное состояние путем сброса D-триггера 51 и взведения Р -триггера 46, По за13

1626453

5

20 днему фронту этого импульса снова разрешается работа блока 15 анализа адреса.

Пусть при сравнении опять получается

N2 > N1. Это приводит к взведению О-триггера 51 и сбросу R S-триггера 46. После этого на входную шину В арифметико-логического узла 50 поступает номер конечного элемента превышения в предыдущей строке, записанного в блок 21 или 22 памяти по измененному адресу. Если в результате сравнения получается Nz < М;, то это означает, что превышение в текущей строке принадлежит к объекту, информация о котором записана в блоке 21 или 22 памяти по данному адресу.

Так как Мг < N>, то на выходе А < В арифметико-логического узла 50 появляется импульс, который взводит D-триггер 52. Высокий уровень с прямого выхода D-триггера 52 поступает на второй вход элемента И

54, на первом входе которого установлен уже высокий уровень из-за взведенного

D-триггера 51, что приводит к появлению на выходе этого элемента положительного перепада напряжения. По этому перепаду осуществляется запись в счетчик 116 через селектор 100 содержимого ячейки 85 или 93 памяти, вэводится RS-триггер 112, если к этому времени превыгоение в текущей строке еще не закончилось. В случае окончания к этому времени превышения импульсом с одновибратора 35 RS-триггер 112 уже взведен, Тогда импульс с элемента И 54 через элемент И 113 и элемент ИЛИ 115 увеличит содержимое счетчика 116 нг единицу, а через элемент ИЛИ 117 разрешит работу арифметико-логических узлов 68 и 36. Если превышение к этому времени не закончилось, то по импульсу с элемента И 54 взводится RS-триггер 112, а по импульсу с одновибратора 35 через элемент И 114 и элемент ИЛИ 115 увеличивается содержимое счетчика 116 на единицу, а через элемент ИЛИ 117 начнется работа арифметико-логических узлов 68 и 36.

По сигналу "Окончание вычитания" с арифметико-логического узла 68 производится запись содержимого регистра 10 в ячейку 89 или 97 памяти, содержимого регистра 11 — в ячейку 90 или 98 памяти. а содержимого счетчика 116 — в ячейку 85 или 93 памяти. Запись информации в остальные ячейки памяти осуществляется по результатам сравнения в арифметико-логических узлах 36 и 69. Если параметры превышения в текущей строке меньше, чем занесенные в память, то в памяти остаются прежние значения. В противном случае в ячейки памяти

55 заносятся новые значения, По окончании этих процессов блок 15 анализа адреса переходит в исходное состояние.

Если при просмотре телевизионного сигнала на выходе "Начало" блока 7 задержки появляется импульс, свидетельствующий о наличии превышения в предыдущей строке при отсутствии превышения в текущей строке, то, пройдя через элемент ИЛИ 38, он взведет или подтвердит взведенное состояние RS-триггера 40, высокий уровень на прямом выходе которого является разрешением для запуска одновибратора 41. Этим импульсом производится запись содержимого счетчика 9 в регистр 12 номера начального элемента превышения предыдущей строки, После окончания превышения в предыдущей строке на выходе "Конец" блока 7 задержки появляется импульс, производящий запуск одновибратора 41, Сформированный одновибратором 41 импульс сбрасывает счетчик 78 адреса памяти в нулевое состояние, взводит RS-триггер 66 и через элемент ИЛИ 64 разрешает работу блока определения просмотренных объектов 16. При этом на входную шину А арифметико-логическо узга 59 поступает информация из регистра 12, а на входную шину  — информация, хранящаяся в ячейке

89 или 97 памяти по нулевому адресу, кото рые сравниваются между собой, При сравнении возможны три варианта (А> В, А=В,А < В), Сигналы с выходов А> В и А < В через элемент ИЛИ 6! подаются на второй вход элемента И 62. а с выхода А = В арифметико-логического узла 59 — на второй вход элемента И 60, на первые входы этих элементов подается сигнал ячейки 91 или 99 памяти сигнала окончания просмотра обьекта через селектор 104.

Этот сигнал зависит от того, закончен просмотр объекта или не закончен. В начале просмотра кадоа в ячейке 91 или 99 памяти по всем адресам записывается единица. После окончания просмотра объекта в ячейку

91 или 99 памяти по адресу данного объекта заносится нуль (условие и процесс записи в эту ячейку памяти описаны ниже). Это дает возможность устранить сравнение с номерами начальных адресов превышен - уже законченных объектов и связанных с этим ошибок, так как сигнал ячейки 91 или 99 памяти подается на первые входы элементов И 60 и 62 и низким уровнем блокируется прохождение через них сигналов по вторым входам, а перепадом иэ высокого уровня в низкий запускается одновибратор 58, Передний фронт импульса. сформированного одновибратором 58, увеличивает содержимое счетчика 78 адреса памяти на единицу. Это

1626453

55 приводит к появлению на входной шине B арифметико-логического узла 59 информации, хранящейся в ячейке 89 или 97 памяти по следующему адресу. По изменении младшего разряда счетчика 78 адреса памяти, поступающего на элемент ИЛИ 64 непосредственно или через инвертор 65, разрешается работа врифметико-логического узла 59, Если при этом А Ф В, то сигнал с выхода А В или А - В через элемент ИЛИ

61, элемент И 62 и элемент И 63 поступает на элемент ИЛИ 73 и увеличивает содержимое счетчика адреса 78 памяти на единицу, т.е, изменяет адрес блока 21 или 22 памяти и информацию нв входной шине В арифметико-логического узла 59, Этот процесс продолжается до тех пор, пока не будет обнаружен объект, а номер начального элемента превышения из ячейки

89 или 97 памяти не будет равен номеру начального элемента превышения в предыдущей строке, записанной в регистре 12.

При равенстве входной информации по обеим шинам на выходе А - В арифметикологического узла 59 появится импульс, означающий, что превышение в предыдущей строке относится к объекту, информация о котором занесена в блок 21 или 22 памяти по данному адресу.

По переднему фронту этого импульса происходит сброс RS-триггера 66, осуществляются запись в ячейку 91 или 99 памяти нуля, что говорит об окончании просмотра данного объекта, запись содержимого ячеек

84, 85, 86 или 92, 93, 94 памяти через селектор 100 в регистр 24 данных объектов, запись содержимого ячеек 87, 88 или 95, 96 памяти через селектор 101 в регистр 25 координатного блока, а также запись содержимого регистра 75 числа зарегистрированных объектов в предыдущем кадре через коммутатор 76 в счетчик 79 адреса памяти.

Таким образом, в регистре 24 занесена информация о максимальных размерах по горизонтали и вертикали, а также о максимальном уровне сигнала закончившегося объекта, а в блоке 22 или 21 памяти — данные о всех объектах, зарегистрированных в прошедшем кадре. С каждым иэ этих объектов осуществляется сравнение объекта, просмотр которого закончен в текущем кадре, в цифровом корреляторе 26, Происходит это следующим образом. На превую входную шину цифрового коррелятора 26 поступают данные с регистра 24, а на вторую входную шину — данные о последнем объекте, обнаруженном в предыдущем кадре, адрес которого определяется содержимым счетчика 79 адреса памяти, которое поступает через селектор 81 или 80 на адресные входы блока

22 или 21 памяти ячеек 92. 93, 94 и;и V.1, 05

86 памяти через селектор l02. Пс >sq-,ему фронту сигнал с выхода А = В арифметикологического узла 59 разрешается сравнение данных с двух входных шин цифрового коррелятора 26 на элементе ИСКЛЮЧАЮЩЕЕ

ИЛИ 105, На выходе элемента ИСКЛ!ОЧАЮЩЕЕ ИЛИ 105 получают импульсы только в том случае, когда на его входах сигналы совпадают. С помощью счетчика 106 совгадений подсчитывают число выходных импульсов элемента ИСКЛЮЧАЮЩЕЕ ИЛИ

105, тем самым устанавливая меру совпадения сраьниваемь х иэобра,кений.

Ь качестве этой мер.:, выбирают последоаательныи двоичный код счетчика 106 совпадений. Этот код пода от на регистр 28 хранения данных, в кото, .м его запо 1инают на время -равнения д;:нных исследуемого объекта со следую цим объектом из предыдущего кадра и на компар: торе 27, Одновременно с этим запоминается адрес объекта предыду цего кадра, с которым осуществлялось сравнение в регистре 29 хранения адреса. Таким образом. на компаратоое 2 выполняется операция сравнения коров текушего и предыдущего подсчетов.

Если код гекущего числа бел| ше кода предыдущего числа, то на втором выходе компаратора 27 появляется сигнал, который подаегся на второй вход регистра 28 хранения данных с целью разрешения записи в него большего кода, а на регистр 29 хранения адреса — для записи в него адреса текущего объекта из предыдущего кадра.

Подобным образом исследуемый объект сравнивается со всеми обьектами. зарегистрированными в предыдущем кадре. После окончания сравнения в регистре 29 хранения адреса будет записан адрес объекта предыдущего кадра, имеющего наилучшее совпадение с исследуемым, а счетчик 79 адреса памяти выдает импульс об окончании сравнения, который переключает RS-триггер 72, управляющий коммутатором 76, После этого адрес с регистра 29 хранения через коммутатор 76 записывается в счетчик 79 адреса памяти и подается на адресные входы блока 22 или 21 памяти, в котором записана информация о предыдущем кадре, После установления этого адреса на измеритель 30 вектора скорости поступают сигналы с регистра 25 и ячеек 95, 96 или 87, 88 памяти, Принцип вычисления вектора скорости по каждой из координат одинаков и зчключается в вычислительной разности текущей и предыдущей координат объекта с учетом знака разности в первом разряде кода век17

1626453

18 тора скорости, В начале координат Х измерителя 30 вектора скорости участвуют сумл атор 109 и инвертоп 107. Код координаты

Х, прошедший через селектор 103 (т,е., номера начального элемента из ячейки 95 или

87 памяти предыдущего кадра, преобразуют в обоатный код в инверторе 107 и подают на второй вход сумматора 109, на первый вход которого подают код координаты текущего кадра регистра хранения. На выходе сумматора 109, в котором выполняется вычь-тание текущего и предыдущего кодов, получают код вектора скорости в направлечии оси Х. Таки же образом производят вычисление кода вектора скорости в направлении оси У, используя сумматор 110 и инвертор 108. Полученные значения векторов скоростей по координатам X и У, а также начения координат Х и Y в гекущем кадре выводятся на лидеокоíTðîëüный блок 32 (дисплей).

Такие же действия производят над каждым зарегистрированным и просмотренным в текущем кадре объектом.

После прихода кадрового гасящего импульса (КГИ) происходит переключение Dтриггера 71, который управляет сменой блока 21 или 22 памяти, в который заносится информация о текущем кадре путем переключения коммутаторов 20 и 23. Па переднему фронгу КГИ осуществляется перезапись содержимого счетчика 74 в регистре 75, сброс счетчика 78 адреса памяти в нулевое состояние. По заданному фронту

КГИ счетчики 74 и 13 устанавливаются в нулевое состояние, т.е. телевизионный координатор переходит ы исходное состояние и готов к просмотру следующего кадра.

Формула изобретения

Телевизионный координатор, содержащий последовательно соединенные телевизионную камеру и пороговый блок, а также синхронизатор, вход которого подключен к выходу телевизионной камеры, два блока памяти, цифровой коррелятор, регистр хранения данных (РХД), компаратор, измеритель вектора скорости и видеоконтрольный блок, при этом выход цифрового коррелятора соединен с первым входом компаратора и первым входом РХД, выход которого подключен к второму входу компаратора, о тл и ч а ю шийся тем, что, с целью расширения функциональных возможностей путем обеспечения одновременного слежения за несколькими объ ктами и измерения их . параметров движения, введены интегратор, аналого-цифровой преобразователь (АЦП). блок сравнения результатов интегрирования, блок задержки, блок выбора режимов, 5

55 счетчик числа элементов в строке (СЧЭС). регистр номера начального элемента превышения текущей строки (РННЭПТС), регистр номера конечного элемента превышения текущей строки (РНКЭПТС), регистр номера начального элемента предыдущей строки (РННЭПС), счетчик числа строк в кадре (СЧ СК), регистр номера строки (PHC), блок анализа адреса, блок определения просмотренных объектов (БОПО), блок определения -оризонтального размера объекта (БОГРО), селектор блоков памяти, формирователь адреса памяти, коммутатор адресов, коммутатор данных, регистр данных объектов (РДО). регистр координатного блока (РКБ), регистр хранения адреса (PXA) и формирователь вертикального размера объекта (ФВРО), при этом выход телевизионной камеры соединен с первым входом интегратора, первый выход синхронизатора соединен с первым входом СЧЭС, второй вход которого подключен к второму выходу синхронизатора и первому входу СЧСК, второй вход которого соединен с третьим выходом синхронизатора и первым входом блока анализа адреса, второй вход которого подключен к первому входу АЦП и к первому входу ФВРО, первыи выход порогового блока соединен с первым входом блока задержки и первым входом блока выбора режимов, второй вход которого подключен к второму входу блока задержки, к второму входу интегратора и к второму выходу порогового блока, третий выход которого соединен с третьим входом интегратора и первым входом АЦП, второй вход которого подключен к выходу интегратора. четвертый вход которого соединен с выходом АЦП, выход

СЧЭ С соединен с первым входом

РННЭПТС, первым входом РНКЭПТС и первым входом РННЭПС, выход СЧСК соединен с первым входом PHC. второй вход которого подключен к второму выходу порогового блока, к второму входу РННЭПТС и второму входу ФВРО, третий вход которого соединен с первым выходом блока анализа адреса, третий вход блока задержки подключен к третьему входу блока выбора режимов, к второму входу РНКЭПТС и к третьему выходу порогового блока, первый, второй и третий выходы блока задержки соединены соответственно с четвертым, пятым и шестым выходами блока выбора режимов, выход АЦП подключен к первому входу блока сравнения результатов интегрирования, второй вход РННЭПС соединен с третьим выходом блока задержки, выход

РННЭПТС подключен к первому входу БОГРО и к первому входу первого и второго блоков памяти, второй вход которого соедщ162г453 нен с выходом РНС, первый выход блока выбора режимов подключен к перьому входу формирователя адреса г1амяти и к третьему входу блока анализа адреса, четвертый вход которого соединен с первым выходом формирователя адреса памяти, второй выход блока выбора режимов подключен к второму входу формирователя адреса памяти, третий вход которого соединен с третьим выходом блока выбора режимов и первым входом БОПО, второй вход которого подключен к выходу РННЭПС, третий вход

БОПО соединен с вторым выходом формирователя адреса памяти, пятый вход блока анализа адреса подключен к выходу

РННЭПТС, шестой вход блока анализа адреса соединен с выходом РННКЭПТС, третьим входом первого и второго блоков памяти и вторым входом БОГРО, третий вход которого подключен к четвертому входу ФВРО и к второму выходу блока выбора режимов, пятый вход Ф ВРО соеди: ен с первым выходом коммутатора данных, втооой выход которого подключен к четвертому входу БОГРО, пятый вход которого соединен с первым выходом ФВРО, выход

РННЭПТС подключен к четвертому входу первого и второго блоков памяти, пятый вход каждого иэ которых соединен с вторым выходом ФВРО, выход АЦП соединен с шестым входом первого и второго блоков памяти, четвертый вход формирователя адреса памяти подключен к первому выходу

БОПО, второй выход которого соединен с первым входом РДО, первым входом РКБ, первым входом селектора блоков памяти и пятым входом формирователя адреса памяти, шестой вход которого подключен к третьему выходу синхронизатора и второму входу оелектора блоков памяти, первый и второй выходы которого соединены cooTBGTGTBBHно с первым и вторым входами коммутатора адресов, третий вход которого подключен к выходу блока сравнения результатов интегрирования, четвертый вход коммутатора адресов соединен с первым входом селектора блоков памяти, пятый и шестой входы коммутатора адреса соединены соответственно с первым и вторым выходами БОГРО, третий выход которого подключен к седьмому входу первого и второго блоков памяти, второй, третий и четвертый выходы блока анализа адреса соединены соответственно с седьмым, восьмым и девятым входами формирователя адреса памяти, третий и четвертый выходы которого соединены соответственно с седьмым и восьмым входами коммутатора адресов, пятый выход формирователя адреса памяти подключен к третьему входу селектора блоков памяти, третий выход которого соединен с десятым входом формирователя адреса памяти, одинннадцатый вход которого соединен с выходом РХА, а двенадцатый вход — с первым выходом компаратора, второй выход которого подключен к второму входу РХД, второй вход РДО соединен с вторым выходом коммутатора данных, третий вход РДО соединен с третьим выходом коммутатора данных и вторым входом блока сравнения результатов интегрирования, третий вход которого подключен к первому выходу

ФВРО, четвертый вход блока сравнения результатов интегрирования соединен с вторым вь ходом блока выбора режимов, перв и вход PXA соединен с четвертым выходом формирователя адреса памяти, а второй вход РХА соединен с вторым выходом компаратора, седьмой вход блока анализа адреса соединен с первым выходом БОГРО, первый, второй, третий, четвертый и пятый выходы коммутатора адресов соединены соответственно с восьмым, десятым, одиннадцатым, двенадцатым и девятым входами первого блока па ляти, а шестой, седьмой, восьмой, девятый и десятый выходы коммутатора адресов соедлнены соответственно с восьмым, десятым, одиннадцатым, двенадцать м и девятым входами второго блока памяти, причем первый и одиннадцатый входы коммутатора данных подключены к третьему выходу первого блока памяти, второй и двенадцатый входы коммуттатора данных подключены к третьел;у выходу второго бло«а памяти, третий и четырнадцатый входы коммутатора данных подключены к четвертому выходу первого блока памяти, четвертый и тринадцатый входы коммутатора данных подключены к четвертому выходу второго блока памяти, пятый и шестнадцатый входы коммутатора данных подключены к пятому выходу первого блока памяти, шестой и пятнадцатый входы коммутатора данных подключены к пятому выходу второго блока памяти, седьмой и восемнадцатый входы коммутатора данных подключены к шестому выходу первого блока памяти, восьмой и семнадцатый входы коммутатора данных подключены к шестому выходу второго блока памяти. девятый и двадцатый входы коммутатора данных подключены к седьмому выходу первого блока памяти, десятый и девятнадцатый входы коммутатора данных подключены к седьмому выходу первого блока памяти, десятый и девятнадцатый входы коммутатора данных подключены к седьмому выходу второго блока памяти, двадцать первый и двадцать трегий входы коммутатора данных подключены соответственно к второму и пеГ.вому выходам пер1626453

22 вого блока памяти, двадцать второй и двадцать четвертый входы коммутатора данных одключень соответственно к второму и первому выходам второго блока памяти, а двадцать пятый и двадцать шестой входы коммутатора данных подключены соответственно к восьмому выходу первого и второго блоков памяти, двадцать седьмой вход коммутатора данных соединен с первым выходом селектора блоков памяти, первый выход коммутатора данных соединен с четвертым входом РДО, первый, второй и третий выходы которого подключены соответственно к первому, третьему и пятому входам цифрового коррелятора, четвертый и пятый выходы коммутатора данных соединены соответственно с вторым и третьим входами РКБ, шестой, седьмой и восьмой выходы коммутатора данных подключены соответственно к второму, четвертому и шестому входам цифрового коррелятора, девятый.и десятый выходы коммутатора данных

5 соединены соответственно с первым и вторым входами измерителя вектора скорости, третий и четвертый входы которого подключены соответственно к первому и второму выходам РКБ, а первый и второй выходы — к

10 первому и второму входам видеоконтрольного блока соответственно, одиннадцатый выход коммутатора данных соединен с четвертым входом БОПО и восьмым входом блока анализа адреса, девятый вход которо15 го подключен к двенадцатому выходу коммутатора данных, тринадцатый выход которого соединен с пятым входом БОПО и десятым входом блока анализа адреса.

1626453

С Ел.7

C 6л.

Фие. 6

Фиг. 7

1626453

Й.ЗО с ба /8

СEn.21,22 фиа. f5

1626453 иа &.24

ЫФ.34

М1Юл, f7

ffuA,5

ИаЕл.25 йа Ь.26 на&. 28

1626453

С б л,25

®

С б и. (у) 1626453

К1 >Й2 > И4

И>И2> И

Составитель О. Канатчикова

Редактор Н. Тупица Техред М.Моргентал Корректор О. Кравцова

Г

Заказ 289 Тираж 388 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издэтел ьский комбинат "Патент", г. Ужгород, ул. Гагарина, 101