Параметрический источник опорного напряжения для запоминающего устройства

 

Изобретение относится к электронике и вычислительной технике и может быть использовано в запоминающих устройствах (ЗУ) на биполярных транзисторах. Целью изобретения является повышение надежности работы запоминающего устройства за счет более полной компенсации влияния изменения температуры и величины напряжения питания. Устройство содержит источник 1 тока, нагрузочный транзистор 2, первый 3 и второй 4 резисторы смещения, элемент шунтирования в виде диода 5, первый согласующий транзистор 6, третий резистор 7 смещения, второй согласующий транзистор 8, компенсирующий резистор 9, вход 10 подключения нулевого потенциала источника 10

союз советских

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (5!)5 6 11 С 7/00

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4689288/24 (22) 10.05.89 (46) 07.05.91. Бюл.й 17 (72) С.М.Игнатьев, В.Ф.Кошманов, В.M.Михайлов, О.А.Мызгин и В,Я.Протасов (53) 681.327.66 (088.8) (56) Заявка Японии hh 62 — 36308, кл. G 11 С 11/34, опублик. 1987.

Патент США М 4099070, кл. 307-238, опублик. 1976.

Авторское свидетельство СССР

М 1244718, кл. G 11 С 7/00, 1986. (54) ПАРАМЕТРИЧЕСКИЙ ИСТОЧНИК

ОПОРНОГО НАПРЯЖЕНИЯ ДЛЯ ЗАПОМИНАЮЩЕГО УСТРОЙСТВА,, ЯХ„„1б47б47 Al (57) Изобретение относится к электронике и вычислительной технике и может быть использовано в запоминающих устройствах (ЗУ) на биполярных транзисторах. Целью изобретения является повышение надежности работы запоминающего устройства за счет более полной компенсации влияния измЕнения температуры и величины напряжения питания. Устройство содержит источник

1 тока, нагрузочный транзистор 2, первый 3 и второй 4 резисторы смещения, элемент шунтирования в виде диода 5, первый согласующий транзистор 6, третий резистор 7 смещения, второй согласующий транзистор

8, компенсирующий резистор 9, вход 10 подключения нулевого потенциала источника

1647647 питания, переключающий транзистор 11, третий 12 и четвертый 13 согласующие транзисторы, токозадающий резистор 14, вход

15 подключения напряжения источника питания, выход 16 устройства, стабилизирующий элемент в виде конденсатора 17.

Введение в параметрический источник четвертого согласующего транзистора и соИзобретение относится к электронике и вычислительной технике и может быть использовано в запоминающих устройствах на биполярных транзисторах.

Целью изобретения является повышение надежности работы запоминающего устройства за счет более полной компенсации влияния изменения температуры и величины напряжения питания.

На фиг.1 представлена принципиальная электрическая схема параметрического .источника опорного напряжения; на фиг.2— схема предлагаемого параметрического источника в качестве источника опорного напряжения блока записи и считывания информации запоминающего устройства, Устройство содержит источник 1 тока, нагрузочный транзистор 2, первый 3 и второй 4 резисторы смещения, элемент шунтирования в виде диода 5, первый согласующий транзистор 6, третий резистор

7 смещения, второй согласующий транзистор 8, компенсирующий резистор 9, вход подключения нулевого потенциала источника 10 питания, переключающий транзистор

11, третий 12 и четвертый 13 согласующие транзисторы, токозадающий резистор 14, вход подключения напряжения источника

15 питания, выход устройства 16, стабилизирующий элемент в виде конденсатора 17.

Устройство работает следующим образом.

Элементы 2 — 5 составляют эквивалент выбранного для считывания информации ячейки памяти. Источник 1 идентичен источнику тока считывания ЗУ. Ток источника 1 . протекает в транзисторе:2 и создает на резисторе 4 и диоде 5 падение напряжения, которое равно падению напряжения в выбранной ячейке памяти в ЗУ, формирующему низкий логический уровень. Для достижения более высокой степени эквивалентности режимов работы транзистора

2 и соответствующего транзистора ячейки памяти, к базе транзистора 2 подключен резистор 3, формирующий смещение напряжения базы за счет базового тока. Одной единение элементов эквивалентно по распределению токов и падению напряжения элементу памяти в накопителе запоминающего устройства. Надежность работы ЗУ повышается вследствие компенсации влияния эксплуатационных факторов и отклонений технологических параметров, 1 э.п.ф-лы, 2 ил. из функций транзисторов 11 и 12 является фиксация напряжения в узле коллектора транзистора 2, Таким образом, напряжение в узле транзистора 6 равно

Оэб = Оп + ОБэ11 + ОБэ12 + ОЯ4, Транзистор 6 выполняет функции эмиттерного повторителя, его база подключена

10 к резистору 7, замыкающему обратную связь устройства, Основной функцией резистора 7 является. формирование напряжения смещения на базе транзистора 6 за счет базового тока. Физический смысл данного

15 смещения зависит от назначения устройства в данном ЗУ и от учитываемых при его работе параметров.

Напряжение на коллекторе транзистора 13 равно

U«3 = Оп + ОБэ11 + ОБэ12 +

+ UR4 + ОБэ8 + URv .

Коллекторный потенциал транзистора

25 13 через последовательно включенные эмиттерные повторители на транзисторах

8 и 13 с соответствующим смещением поступает на выход 16, Если пренебречь базовым током транзистора 13. током выхода 16 и

30 отклонениями от единицы коэффициентов передачи эмиттерного тока транзисторов 11 и 12, можно считать равными эмиттерные токи у транзисторов 8 и 12 и у транзисторов

11 и 13. Данное приближение в конкретных, 35 условиях обычно не приводит к значительным погрешностям равенств.ОБэ8 = ОБэ12 и

ОБЭ13 =ОБЭ11.

40 С учетом этого значение выходного напряжения устройства определяется следующим выражением:

UBbIx = Vfl + UR4+ ОБэ6+ URT.

Резистор 9 предназначен для формиро45 вания напряжения отрицательной обратной связи, компенсирующей изменение напряжения питания — Чп на входе 15. Конденса1647647

55 тор 17, шунтирующий резистор 8, ослабляет коэффициент усиления обратных связей на высоких частотах, что необходимо для предотвращения возникновения автоколебаний.

В устройстве присутствуют две цепи отрицательной обратной связи: между коллектором и базой транзистора 13 через транзистор 8 и между коллектором транзистора 13 и базой транзистора 11 через цепь из элементов 7, 6, 4, 5 и 12.

Для иллюстрации проявления положительного эффекта рассмотрим использование предлагаемого параметрического исто ника, как источника опорного напряжения блока записи и считывания информации запоминающего устройства (фиг.2).

Блок записи и считывания работает следующим образом, В режиме считывания информации на входе 18 установлено напряжение высокого логического уровня, при этом независимо от уровня напряжения на входе 19 коллекторные токи транзисторов 20 и 21 протекают через транзисторы 22 и 23 в резисторы

24 и 25, создают на них падения напряжений. Для обеспечения такого режима работы устройства и воэможности переключения транзисторов 22, 26 при изменении уровней напряжений на входах 18 и 19 напряжение на шине 27 должно соответствовать среднему от высокого и низкого логических уровней напряжений на входах 18 и 19. Падение напряжений на резисторах 24 и 25 приводит к формированию низких логических уровней на базах транзисторов 28 и 29, в результате чего эти транзисторы оказываются запертыми и не влияют на уровни напряжений на выходах 30, 31. Падение напряжения на резисторе 32 создается колекторным током транзистора 33. это напряжение значительно меньше, чем на резисторах 24 и 25, поэтому базовый потенциал транзистора 34 выше чем у транзисторов 28, 29, транзистор

34 формирует уровни напряжений на выходах 30 и 31 в соответствии со следующим выражением:

Е 35 (Ugg 0 Ua333 )

R 32 — 0БЭ 34 — R32 Б 34; где Ч18- V»x для параметрического источника опорного напряжения, В данном выражении сумма в скобках соответствует напряжению на резисторе 35.

Если обеспечить равенство напряжений

ЧБэ у транзисторов 6 и 33, напряжение на резисторе 35 будет соответствовать сумме напряжений на резисторах 4 и 7, которые эквивалентны смещениям высокого и низ-

30 кого уровней напряжений в выбранной ячейке памяти матрицы ЗУ. Таким образом, в режиме считывания информации на выходе блока записи и считывания будет формироваться уровень считывания, соответствующий полусумме высокого и низкого уровней в выбранной ячейке памяти, если соотношение номинальных сопротивлений

R32/R35 установлено равным 1/2, Если при этом падение напряжения на резисторе 32 не соответствует аналогичному напряжению в дешифраторе ЗУ, оно может быть сбалансировано изменением напряжения

UR7 за счет определенного расчетами увеличения или уменьшения величины сопротивления резистора 7.

В режиме записи информации на входе

18 устанавливается напряжение низкого логического уровня. а напряжение на входе 19 соответствует записываемым данным. Ток коллектора транзистора 20 переключается в транзистор 36 и совместно с коллекторным током транзистора 33 создает на резисторе

32 большое падение напряжения, запирающее транзистор 34. Ток коллектора транзистора 23 в соответствии с уровнем на входе

19 протекает либо в резисторе 24, либо в резисторе 25. Напряжения на выходах 30 и

31 в данном режиме определяются транзисторами 28, 29, Высокий выходной уровень определяется выражением 4ы .san. = R 24 Б 28 ОБэ 28

Данный уровень в наилучшем случае должен лежать выше высокого уровня в выбранной ячейке памяти. В рассматриваемом устройстве это может быть достигнуто, если падение напряжений на резисторах 24 и 25 за счет базовых токов транзисторов 28 и 29 удается сделать меньше чем смещение высокого уровня в выбранной ячейке памяти. Низкий уровень напряжений на выходах

30 и 31 соответствует выражению о R24

Овых.звп. = (UR7 + UR4)—

R 37

R 24 tq 28 БЭ 28

Для обеспечения записи информации в выбранную ячейку памяти уровень низкого напряжения записи должен лежать ниже низкого уровня в ячейке памяти. Из данного выражения видно, что данное требование легко выполнить, если установить отношение R24/R37 большим или равным единице.

Выражения для выходного напряжения блока записи и считывания демонстрируют согласованность выходных уровней блока записи и считывания с уровнями элемента

1647647 памяти во всех режимах работы ЗУ. Это обеспечено благодаря тому, что при формировании выходных напряжений в устройстве учитывается изменение параметров ячеек памяти ЗУ в данных физических условиях.

Таким образом, использование предлагаемого парметрического источникапозволяет повысить надежность работы запоминающего устройства s условиях воздействия эксплуатационных факторов и отклонений технологических параметров в широких пределах, Формула изобретения

1. Параметрический источник опорного напряжения для запоминающего у тройства, содержащий источник тока, нагрузочныи транзистор, эмиттер которого соединен с первым выводом источника тока, первый резистор смещения, первый вывод которого подключен к базе нагрузочного транзистора, второй резистор смещения, первый вывод которого соединен с коллектором нагруэочного транзистора, элемент шунтирования .в виде диода, катод которого соединен с коллекторам нагруэочного транwcmpa первый согласующий транзистор, третий резистор смещения, первый вывод которого подключен к базе первого согласующего транзистора, второй согласующии транзистор, база которого соединена с вторым выводом третьего резистора смещения, компенсирующий резистор, первый вывод которого соединен с базой второго согласующего транзистора, а второй вывод соединен с коллекторами первого и второго согласующих транзисторов и является входом подключения нулевого потенциала источника питания параметрического источника опорного напряжения, переключающий транзистор, эмиттер которого соединен с вторым выводом источника тока и является входом подключения напряжения

5 источника питания параметрического ис-. точника опорного напряжения, третий согласующий транзистор и токозадающий резистор, отличающийся тем, что, с целью повышения надежности работы запо10 минающего устройства за счет более полной компенсации влияния изменения температуры и величины напряжения питания, параметрический источник опорного напряжения содержит четвертый согласую15 щий транзистор, база которого соединена с эмиттером второго и коллектором третьего сбгласующих транзисторов, коллектор подключен к первому выводу кампенсирующето резистора, а эмиттер соединен с

20 коллектором переключающего транзистора и является выходом параметрического источника опорного напряжения, эмиттер первого согласующего транзистора соединен с анодом шунтирующего диода и вторы25 ми выводами первого и второго резисторов смещения, база третьего согласующего транзистора подключена к коллектору нагрузочного транзистора, а эмиттер соединен с базой переключающего транзистора и

30 с первым выводом токозадающего резистора. второй вывод которого соединен с эмиттером переключающего транзистора.

2. Источник по п.1. о т л и ч а ю щ и йс я тем, что, с целью предотвращения

35 возбуждения автоколебаний, в него введен стабилизирующий элемент в виде конденсатора, первый вывод которого подключен к первому, а второй — к второму выводам компенсирующего резистора.

1647647

Составитель Г.Аникеев

Техред M.Mîðãåíòàë Корректор M.ØàðîUjè

Редактор А.Мотыль

Производственно-издательский комбинат "Патент", г. Ужгород, ул, Гагарина, 101

Заказ 1404 Тираж 353 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5