Устройство для приема двоичной информации

 

Изобретение относится к радиотехнике . Цель изобретения - повышение помехоустойчивости. Устройство содержит дешифратор 1, фильтры 2 и 3 нижних частот, сумматоры 4 и 5, блок 6 сравнения, анализатор 7 максимума, генератор 8 тактовых импульсов, счетчик 9, постоянный запоминающий узел 10, элементы И 11, регистр 12, эле-, мент ИЛИ 13 и ключи 14 и 15„ Прием двоичной информации заключается в логической обработке сигналов путем оптимизации на основе сравнения величин критерия качества приема по всем возможным вариантам. При этом максимизируется вероятность правильности приема Р,,, сигнала 1 при вероятности ложных срабатываний меньше предельно допустимой величины . 1 ил. 3 (Я

А1

СО!03 СОВЕТСКИХ

РЕСПУБЛИК

0% (1!) {51)5 Н 04 В 7/08

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ OEHT СССР

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4371891/09 (22) 26. 01.88 (46) 30.05.91, Бюл. к- 20 (71) Ленинградский электротехнический институт им. В.И. Ульянова (Ленина) (72) С.А. Ботов, Л.Г. Журавин, Э.И. Козлов, С.Д. Рубцов, Е.И. Семенов и В.А. Трошкин (53) 6 21 . 396: 2 (088 .8) (56) Баранов А.В. и др. Полупроводниковые БИС запоминаюших устройств.

Справочник. М.: Радио и связь, 1986, с. 57, рис. 41. (54) УСТРОЙСТВО ДЛЯ ПРИЕМА ДВОИЧНОЙ

ИНФОРМАЦИИ (57) Изобретение относится к радиотехнике. Цель изобретения — повышение помехоустойчивости. Устройство содержит дешифратор 1, фильтры 2 и 3 нижних частот, сумматоры 4 и 5, блок

6 сравнения, анализатор 7 максимума, генератор 8 тактовых импульсов, счетчик 9, постоянный запоминающий узел

i0 элементы И 11 регистр 12, элемент ИЛИ 13 и ключи 14 и 5. Прием двоичной информации заключается в логической обработке сигHBJloB путем оптимизации на основе сравнения величин критерия качества приема по всем возможным вариантам. При этом максимизируется вероятность правильности приема Р сигнала "1" при вероятности Р0, ложных срабатываний меньше предельно допустимой величины. 1 ил.

1653167

Изобретение относятся к радиотехнике и может быть использовано в системах передачи двоичной информации, 5

Цель изобретения - повышение помехоустойчивости.

На чертеже изображена структурная электрическая схема предлагаемого устройства.

1 Устройство для приема двоичной ин формации содержит дешифратор 1, первые и вторые фильтры 2 и 3 нижних частот, первый и второй сумматоры

4 и 5, блок 6 сравнения, анализатор

7 максимума, генератор 8 тактовых импульсов, счетчик 9, постоянный запоминающий узел 10„ элементы И 11, регистр 12, элемент ИЛИ 13 и первые и вторые ключи 14 и 15.

Устройство работает следующим образом.

Каждый из и двоичных входных сигналов представляет собой последо= вательность информационных символов, 25 не известных заранее, и известных символов "0" и "1", моменты прихода которых обозначаются синхроимиульсаl ми (например, это импульсы, предназначенные для обеспечения цикловой

Синхронизации) . Известные символы используются для оценивания параметров, характеризующих совместное

Состояние всех информационных каналов. Для этого оцениваются вероятности появления каждой из возможных 2 кодовых комбинаций при передаче "1" н tt и 0 соответственно: на синхронизирующих импульсах "1" и "0" на выходах дешифратора 1 появляются эта40 лонные импульсы (с известной амплитудой и длительностью) и усредняются фильтрами 2 и 3 нижних частот, благодаря чему на выходах последних формируются медленно меняющиеся напряже45 ния, характеризующие величины вероятHocTeH P<< и Ро- 1,, -=1 2 связанных с фильтрами 2 и нижних частот 3 появляется лишь при наличии синхроимпульса на входе управления дешифратора "0" и "1" соответственно.

Фильтры 2 нижних частот нредназначены для усреднения входных последовательностей импульсов и формирования на выходе медленно меняющихся напря55 жении, служащих оценкой вероятностей

Р 1, и Р,1 . Фильтрь| 2 и 3 нижних частот должны иметь полосу воспроизводимых частот, значительно более узкую, чем частота символов "0" и

It tt

1, на основе которых реализуется обучение всего устройства. Реализация фильтров 2 и 3 нижних частот возможна в виде интегрирующих RC-цепей или простеишнх активных фильтров.

Ключи 14 и 15 при появлении на входах управления логической "1" передают входное напряжение без искажений на выход.

Сумматоры 4 и 5 осуществляют суммирование входных напряжений.

Блок 6 сравнения формирует на выходе сигиBJI "1" HJIH "0", если Bxog ное напряжение со стороны сумматора

4 не больше (или больше) опорного н апряжения U<, пр опор ци окал ь ног о уровню допустимой вероятности ложных срабатываний Ро

0 I,@on

Лнализатор 7 предназначен для формирования на выходе сигнала "1" в момент действия на входе максимального импульса в периодической последовательности импульсов.

Совокупность дешифратора 1, элементов И 11 и элемента ИЛИ 13 позволяет реализовать любую из 2 возможных логических функций и двоичных переменных, подав на входы элементов

И 11 соответствующие 2 " управляющие логические сигналы. Для того, чтобы выбрать единственный оптимальный . вариант логической обработки, все сигналы, управляющие видом логической обработки и хранящиеся в постоянном запоминающем узле 10 поочередно извлекаются оттуда и подключают к входам сумматоров 4 и 5 напряжения, соответствующие вероятностям P и Р< „ ° для получения величин крите,1 рия качества приема: на выходе сумматора 4 появляется напряжение, пропорциональное вероятности Р, 1 j ro варианта логической обработки, а на выходе сумматора - пропорциональное вероятности PI j = 1-M

2ю

0-У 1

M - 2 " — емкость постоянного запоминающего узла 10. В данном случае критерием оптимальности вида логической обработки является максимум вероятности правильного приема логической (Pl 1 z ttttlt,< ) при допустимом уров не ложных сбоев за счет искажения логического "0" (Р0 1йРО„,„„„) . При периодическом извлечении из ПЗУ 10 кодовых комбинаций, соответствующих всем возможным вариантам логической обработки, на выходе сумматора 5 форФормула изобретения

Составитель О. Гелляр

Техред Л.Олийнык Корректор Н. Ревская

Редактор Т. Лошкарева

Заказ 2189 Тираж 404 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Иосква, Ж-35 ° Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г.Ужгород, ул. Гагарина, 101

165316 мируется периодическая последовательность импульсов, максимальный иэ которых соответствует оптимальному варианту (при условии, что соответствующий ему импульс на выходе сумматора 4 меньше опорного напряжения

Uä, соответствующего допустимой вероятности Р >.+, А „) .

Анализатор 7 максимума формирует на своем выходе импульс в моменты появления на входе максимального напряжения оптимального варианта логической обработки, управляющая кодовая комбинация этого варианта с выходов постоянного запоминающего узла 10 заносится в регистр 12 и запоминается там. После этого вид логической обработки не изменится до тех пор, пока не изменится совместное 20 состояние и ветвей разнесенного приема.

Устройство для приема двоичной информации, содержащее дешифратор,элемент ИЛИ и постоянный запоминающий узел, о т л и ч а ю щ е е с я тем, что, с целью повышения помехоустойчивости, 30 . в него введены элементы И, первые

7 6 и вторые фильтры нижних частот, первые и вторые ключи, два сумматора, блок сравнения, анализатор максимума регистр, счетчик и генератор тактовых импульсов, выход которого через счетчик подключен к входам постоянного запоминающего узла, выходы которого соединены с первыми входами первых и вторых ключей и с первьии входами регистра, выходы которого соединены с первыми входами элементов И, вторые входы которых подключены к первым выходам дешифратора, вторые выходы которого через соответствующие первые фильтры нижних частот соединены с вторыми входами соответствующих первых ключей, выходы которых через первый сумматор соединены с входом блока сравнения, выход которого соединен с первым входом акали" затора максимума, выход которого сое" динен с вторым входом регистра, при этом третьи выходы дешифратора через соответствующие вторые фильтры нижних частот соединены с вторыми входами соответствующих вторых ключей, выходы которых соединены с входами второго сумматора, выход которого соединен с вторым входом анализатора максимума, а выходы элементов

И подключены к входам элемента ИЛИ.