Вычислительная система

Авторы патента:

G06F15/16 - сочетание двух или более вычислительных машин, каждая из которых снабжена по меньшей мере арифметическим устройством, программным устройством и регистром, например для одновременной обработки нескольких программ (схемы интерфейсов для специализированных устройств ввода-вывода G06F 3/00; мультипрограммное оборудование G06F 9/46; передача цифровых данных вообще H04L, например, в компьютерных сетях H04L 12/00; выборка данных H04Q)

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

А1 (19) (И) (ggjg G 06 F 15/16

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К A BTOPCKOMY СВИДЕТЕЛЬСТВУ

2 (54 ) ВЫЧИСЛИТЕЛЬНАЯ СИСТЕМА

ГОСУДАРСТ8ЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (21) 4625872/24 (22) 26.12.88 (46) 07.06.91. Бюл. № 21 (72) Н.Л. Емельянов и Л.Н ° Черкасов (53) 681.325(088.8) (56) Авторское свидетельство СССР

¹ 1315987, кл. G 06 F 13/14, 1987.

Цифровая вычислительная система, на основе серийной микро-ЭВМ МД1-8Г3,031.

008ТО. (57) Изобретение относится к вычисли" тельной технике и может быть использовано при создании вычислительных систем большой производительности.

Цель изобретения вЂ” повышение производительности за счет обеспечения возможности непосредственной связи между двумя любыми ЭВМ системы. Цель достигается тем, что в систему, содержащую

Н блоков 1.1... 1.Ы обработки, системную магистраль 2, И арбитров

3.1,„.3.1 магистрали, введены узел 4 опроса, элемент И 5, элемент НЕ 6, дешифратор 7, триггер 8. 2 ил.

,6 >4832

Изобретение относится к вычислительной технике и может быть использовано в системах, требующих большой производительности.

Цель изобретения вЂ” повышение производительности системы за счет обеспечения возможности непосредственной связи между двумя любыми блоками обработки системы. 10

На фиг. 1 приведена структурная схема вычислительной системы; на фиг. 2 вЂ” пример реализации арбитра магистрали.

Система содержит блоки 1.1-1,И об- 15 работки, системную магистраль 2, арбитры 3.1-3.19 магистрали, узел 4 опроса, элемент И 5, элемент НЕ 6, дешифратор 7 и триггер 8.

Арбитр магистрали (фиг. 2) содержит элементы И-НЕ 9 вЂ” 11, элемент

ИИ 12, элемент И 13 и группу элементов И 14.

Узел 4 опроса, элемент И 5, элемент НЕ 6, дешифратор 7 и триггер 8 25 объединены в блок 15 системного арбитра.

Система работает следующим образом.

Блоки обработки выполняют свои 3О программы, в которых может быть предусмотрено обращение к заранее выбранному блоку обработки для обмена.

Пока нет запроса от какого-либо блока обработки, узел опроса 4 по сигналам

|тактовой частоты поочередно опрашива4т через арбитр 3 магистрали буферный регистр блока обмена, один разряд которого содержит информацию о наличии или отсутствии сигнала "Запрос магистрали", а в остальные разряды записывается код запрашиваемого блока обработки. В этом состоянии система находится до тех пор, пока на выходе какого-лиоо из блоков обработки не появит-4 ся сигнал запроса магистрали (ЗМ) и не установится код номера запрашиваемого блока обработки.

Пусть в программе, реализуемой в одном из блоков обработки (например, в первом), предусмотрен обмен с другим блоком обработки (например, с третьим). Первый блок обработки устанавливает на входах элементов И 14 груп пы код третьего блока обработки и выс55 тавляет сигнал ЗМ. Код номера блока обработки сигналом с выхода узла опроса передается на вход дешифратора.

Дешифратор расшифровывает код третьего блока обработки и вырабатывает си| нал разрешения обмена (РО),, который разрешает прохождение сигнала межмашинного запроса магистрали (M3M) через арбитр 3.3 магистрали. На выходе этого арбитра возникает сигнал системного запроса магистрали (СЗМ), который, в свою очередь, запрашивает внутреннюю магистраль третьего блока обработки, который разрешает захват магистрали, выдавая сигнал РЗМ. По окончании этого сигнала процессор третьего блока обраоотки останавливается. Третий арбитр вырабатывает сигнал подтверждения захвата (СПЗ), который удерживает процессор третьего блока обработки в режиме пОстанов", и сигнал подключения к магистрали (IIM), с помощью которого внутренняя магистраль третьего блока обработки подключается к системной магистрали 2. Для подключения первого блока обработки к системной магистрали арбитр 3.1 вырабатывает сигналы подключения к магистрали и требование прерывания (ТПР).

Сигнал ТПР свидетельствует о готовности третьего блока обработки представить первому свою магистраль. При этом первый блок обработки может пользоваться всеми устройствами третьего блока обработки. По окончании обмена буферный регистр-устанавливается в нулевое состояние, сигнал 3М сбрасывается, прекращается сигнал РО, который снимает сигнал СПЗ с третьего блока обработки, который продолжает выполнение прерванной программы. Устройство опроса продолжает последовательный опрос блоков обработки.

Если запрос магистрали поступает от нескольких блоков обработки, то последовательность выполнения запросов определяется последовательностью выработки сигналов узлом опроса. формулаизобретения

Вычислительная система, содержащая Н блоков обработки и N арбитров магистрали, входы-выходы адреса данных управления всех блоков обработки соединены между собой через одноименную системную магистраль, о тл и ч а ю щ а я с я тем, что, с целью повышения производительности системы за счет ооеспечения непосредственной связи между двумя любыми блоками обработки системы, в нее введены блок системного арбитра, состоящий из

5 165ч832 6 узла опроса, элемента И, элемента НЕ, триггера, выходы "Межмашинный запрос деши@ратора и триггера, при этом выхо- магистрали всех арбитров" подключены ды запрос магистрали и код номера бло- к входу установки в "1" триггера и ка ооработки К-го I K=1,...,N (олока входу элемента НЕ, выходы "Код номера"

5 обработки подключены к одноименным блока обработки всех арбитров подклювходам К-ro арбитра магистрали, выхо- чены к входу деши4ратора, выходы с ды Системный запрос магистрали", первого по 11-й которого подключены

Системное подтверждение запроса ма- соответственно к входам Разрешение гистрали", "Требование прерывания" и 1О оорацения арбитров" с первого по Ы-й, "Подключение магистрали" которого под- выход элемента НЕ подключен к первому ..лючены к одноименным входам К-го бло- входу элемента И, второй вход которокс обработки, выходы разрешения захва- го подключен к выходу тактовых имта ма..истрали блока обработки подклю- пульсов первого олока обработки, вычсны к входу установки в "0" триггера,1с ход элемента И подключен к входу такпрямои выход которого подключен к вхо- тирования узла опроса, выходы с пердам подтверждения захвата магистрали вого по Ы вЂ” и которого подключены к вховсех арбитров «лагистрали, входы кото- дам опроса арбитров с первого по N-ый

j.:ых подключены к ичверсному выходу соответственно.

Похожие патенты:

Многопроцессорная система // 1647597

Изобретение относится к вычислительной технике и позволяет повысить производительность за счет разгрузки системной шины при работе со спусковыми функциями.Многопроцессорная система содержит п процессоров 1, п блоков 2 системных операций,п блоков 3 запуска, блок 4 общей памяти, арбитр 5 системной магистрали, 8- разрядный информационный вход-выход 6 устройства, 16-разрядный адресный вход-выход 7, вход-выход 8 Чтениезапись, вход-выход 9 Обращение к памяти, выход Обращение к внешнему устройству, первый и второй синхронизирующие входы 11, 12, вход-выход 13 захвата магистрали, вход-выход 14 готовности

Система коммутации // 1647596

Изобретение относится к вычислительной технике

Контроллер станции локальной сети // 1647590

Изобретение относится к цифровым системам связи, в частности к локальным сетям передачи данных, и может быть использовано для обмена данными в локальных информационновычислительных и управляющих сетях

Коммутационное устройство // 1645963

Изобретение относится к вычислительной технике связи и может быть использовано при разработке и конструировании коммутационных систем

Устройство для подключения сетевых станций // 1640707

Изобретение относится к вычислительной технике и может быть использовано при формировании архитектуры кольцевой локальной сети ЭВМ, Цель изобретения - повышение скорости и надежности передачи информации в кольцевой локальной сети

Устройство управления передачей информации в многопроцессорной системе // 1640705

Изобретение относится к вычислительной технике и может быть использовано для децентрализованного управления передачей информации между компонентами вычислительной системы

Устройство обмена данными // 1636847

Изобретение относится к вычислительной технике и является усовершенствованием изобретения по авт

Устройство межмашинного обмена // 1635782

Изобретение относится к вычислительной технике и может быть использовано для создания многомашинных вычислительных систем

Коммутационное устройство // 1635190

Изобретение относится к вычислительной технике и предназначено для использования при построении коммутационных подсистем в многопроцессорных вычислительных системах с децентрализованным управлением

Устройство управления доступом к памяти для обмена массивами данных в многопроцессорной системе // 1633418

Изобретение относится к вычислительной технике и предназначено для работы в мультипроцессорной системе обработки данных, использующей общую информационную шину для доступа к общим ресурсам, 3/00, 3/04, ДОв частности к общей памяти группы процессоров или системы в целом

Вычислительное устройство с чередующимся обслуживанием нескольких командных потоков // 2101759

Изобретение относится к вычислительной технике и может быть использовано в электронной цифровой вычислительной машине

Ассоциативный коммутатор // 2101760

Изобретение относится к вычислительной технике и может быть использовано в вычислительных системах для связи процессоров с внешними устройствами, между процессорами, а также между процессорами и запоминающими устройствами

Управляемая от эвм телекоммуникационная установка // 2106008

Система передачи стоимости // 2108620

Изобретение относится к системам передачи стоимости товара при безналичных операциях

Отказоустойчивая вычислительная система и способ ее формирования // 2108621

Изобретение относится к области операционной системы мультипроцессорных отказоустойчивых вычислительных систем

Многоканальное устройство для сопряжения вычислительных машин // 2109334

Изобретение относится к области цифровой вычислительной техники и может быть использовано при организации многомашинных комплексов и многопроцессорных систем

Параллельный процессор с перепрограммируемой структурой // 2110088

Изобретение относится к области вычислительной техники и предназначено для создания высокоскоростных систем обработки больших потоков данных в реальном режиме времени

Вычислительная система // 2110089

Изобретение относится к области вычислительной технике и может быть использовано в цифровых вычислительных комплексах высокой производительности

Модуль матричного коммутатора // 2110831

Изобретение относится к вычислительной технике и может быть использовано при построении средств коммутации мультипроцессорных систем, абонентских систем связи с децентрализованным управлением, коммутационных средств параллельного обмена информацией в измерительных системах

Система связи // 2110839

Изобретение относится к вычислительной технике и предназначено для образования коммуникационной линии связи между двумя устройствами