Устройство для измерения частотных характеристик четырехполюсника

 

Изобретение может быть использовано при эксплуатации систем связи. Цель изобретения - повышение точности измерения. Это достигается за счет организации двухчастотной дискретизации сигналов, которая удовлетворяет требованиям теоремы дискретизации и позволяет согласовать гармонические составляющие испытательного и информационного сигналов. Для этого в устройство, содержащее блок памяти, цифроаналоговый преобразователь 2, фильтр 3 нижних частот, исследуемый четырехполюсник 4, блок 6 дискретного преобразования Фурье и блок 7 вычислений, введены удвоитель 8 частоты, блок 13 управления, формирователь 9 гармонического сигнала, перемножитель 10 сигнала, полосовой фильтр 11, формирователь 12 прямоугольных импульсов и блок 13 оперативной памяти. 6 ил.

СООЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

09) (И) А1 (g))g С 01 R 27/28

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЬГИЯМ

ПРИ ГКНТ СССР и АВТОРСЯОЬЛ,Ф СВИДЕТЕЛЬСТВУ

1 (21) 4611649/21 (22) 28. 11. 88 (46) 07.07.91. Бюл. № 25 (72) С.О ° Бычков, А.С.Данилин и О.И-.Скалозубов (53) 621.317.75(088.8); (56) Авторское свидетельство СССР № 1146607, кл. С 01 R 25/02, 1985.

Nachrichten techaische Zeitschrift, 1981, 34, N 1,,-S.20-24. (54) УСТРОЙСТВО Д.ЧЯ ИЗМЕРЕНИЯ ЧАСТОТНЫХ ХАРАКТЕРИСТИК ЧЕТЫРЕХПОЛЮСНИКА (57) Изобретение может быть использовано при эксплуатации систем связи. Цель изобретения — повышение точности измерения. Это достигается за счет организации двухчастотной дискретизации сигналов, кото рая удовлетворяет требованиям теоремы дискретизации и позволяет согласовывать гармонические составляюшие испытательного и информационного

cHFHBJIoB ° Для этого в устройство, со держащее блок памяти, цифроаналоговый преобразователь 2, фильтр " нижних частот, исследуемый четырехполюсник 4, блок б дискретного преобразования Фурье и блок 7 вычислении, введены удвоитель 8 частоты, блок 13 управления, формирователь 9 гармонического сигнала, перемножитель 10 сигнала, полосовой фильтр 1 1, формирователь 12 прямоугольных импульсов и блок 13 оперативной памяти. 6 ил.

1661680

Изобретение относится к измерительной технике, конкретно к средcl âàì определения амплитудно-частотной характеристики (АЧХ) и характеристики группового времени запаздывания (ХГВЗ) нелинейных четырехполюсников, и может быть использовано при эксплуатации широкополосных систем связи с частотной модуляцией.

Целью изобретения является повыш ние точности измерения.

На фиг. 1 изображена функциональ" н я схема устройства для измерения частотных характеристик четырехпо-. л 0сника; на фиг. 2 — схема блока уфравления, на фиг.3 — схема блока оперативной памяти; на фиг. 4-6— спектральные, фазовые и временные диаграммы сигналов.

Устройство содержит блок 1.1 пам ти временных отсчетов испытательного сигнала, дополнительный блок

1 .2 памяти значений амплитуд и фаз испытательного сигнала, последовательно соединенные цифроаналоговый преобразователь (ЦАП) 2, фильтр 3 недиких частот (ФНЧ), исследуемый чет рехполюсник 4 и аналого-цифровой преобразователь (АЦП) 5, а также блок 6 дискретного преобразования

Фурье (ДПФ), выходы которого подключены к соответствующим входам блока .

7 вычисления, удвоитель 8 частоты, последовательно соединенные формирователь 9 гармонического сигнала, перемножитель 10 сигналов, полосовой фильтр 1 1 и формирователь 12 прямоугольных импульсов, блок 13 управления и блок 14 оперативной памяти.

Исследуемый четырехполюсник содержит смеситель 15 и гетеро;, дин 16.

Блок 13 управления (фиг.2) содержит генератор 17 тактовых импульсов (ГТИ с частотой Р ), счетчик 18, г вход которого подключен к выходу

ГТИ 17, а выход младшего разряда является выходом дискретизации блока 13 (для импульсов с частотой

Р = 2МР, где И определяется требова виями теоремы Котельникова, Р = 1/Т, где Т вЂ” длительность цикла испытательного сигнала), дешифратор 19 (числа K = 2N отсчетов испытательного сигнала), входы которого подключены к соответствующим выходам разрядов счетчика 18 (включая младший), счетчик-делитель 20, вход ко-, торого подключен к выходу дешифратора 19, установочный вход — к установочному входу блока 13, а вы5 ход — к цикловому выходу блока 13 (для сигнала с частотой Р = 1/Т), ! и элемент ИЛИ 21, первый вход которого подключен к. выходу дешифраторов 19, второй вход — к установочному входу блока 13, а выход — к установочному входу счетчика 18 и выходу сброса блока 13.

Блок 14 оперативной памяти (фиг.3), содержит адресный счетчик 22, вход которого является входом дискретизации блока 14, первый и второй коммутаторы 23.1 и 23.2, первые входы которых подключены к соответствующим выходам адресного счетчика 22, 2р а вторые входы — к соответствующим адресным входам блока 14, первый и второй ключи 24.1 и 24,2, входы которых подключены к соответствующим входам блока 14 первое и второе

25 оперативные запоминающие устройства (ОЗУ) 25.1 и 25.2, входы которых поуу ключены к соответствующим выходам одноименных ключей 24. 1 и 24.2, а адресные входы — к соответствующим выходам одноименных коммутаторов

23.1 и 23.2, третий и четвертый ключи 24.3 и 24.4, входы которых подключены к соответствующим выходам первого и второго ОЗУ 25.1 и 25.2, 35 элемент ИЛИ 26, первые и вторые вхо ды которого подключены соответственно к соответствующим выходам третьего и четвертого ключей 24.3 и 24.4, выходы — к соответствующим выходам блока 14, при этом управляющий вход блока 14 подключен к выходу синхронизации блока 14, инверсным уп.равляющим входам первого коммутато,ра 23.1, первого и четвертого клю45 .чей 24.i и 24.4 и первого ОЗУ 25,1 . и прямым управляющим входам второго коммутатора 23.2, второго и третьего ключей 24.2 и 24.3 и второго ОЗУ

25.2, а входы дискретизации и считывания первого и второго ОЗУ 25.1 и

25.2 подключены к одноименным входам блока 14.

Каждый из ключей 24 является груп«

:повым, т,е. представляет собой груп"

55 пу из Р элементов И (Р— число разрядов входного цифрового сигнала Ь отсчета на входе блока 14), первые входы и выходы которых являются вхо:дами и выходами ключа, а вторые входь, 1

16 объединены и образуют прямой управляющий вход ключа либо подключены к выходу инвертора, вход которого является инверсным управпяющим входом ключа.

Элемент ИЛИ? 6 также является групповым в том же смысле с тем же значением P.

Аналогично коммутатор 23. 1 или

23.2 содержит q первых и q вторых элементов И (q — число разрядов адресного сигнала блока 14 и адресного счетчика 22), первые входы которых являются первымии вторыми входами коммутатора, а вторые прямые входы первых элементов И и вторые инверсные входы вторых элементов И объединены и образуют управляющий вход коммутатора: (прямой или инверсный), и Ч элементов ИЛИ, первые и вторые вхады которых порознь подключены к выходам первых и вторых элементов И, а выходы являются выходами коммутатора.

Устройство для измерения частотных характеристик четырехполюсника работает следующим образом.

Блок 1,1 памяти заполняется (перед проведением исследования) цифровыми отсчетами В, х = 1 вЂ, где К— число отсчетов на длительности цикла Т .испытательного сигнала. Эти отсчеты В определены расчетом по

1 заданным числовым значениям амплитуд А и фаз г, n = L,M испытаП тельного сигнала U(t) . Расчет произведен по формуле в, = и(), R(t -iT ) (-QD или

К

В; = U(t) g(t — т„), (1)

J ;-1 где Т вЂ” период дискретизации, — функпия Диряка, текущее время", формула (1) получена дискретизацией Фурье — разложения сигнала ф

U(t) = A„cos(2 < nFt — Р ) (2) п4 где F = 1/Т вЂ” постоянное число;

1,К а значения пределов суммирования определяются нижней и верхней границами спектра А< сигнала U(t) (фиг.4)

L= FH/T, М-1 /F (3)

rpe F, F — верхняя и нижняя граничB Ц ! ные частоты спектра

61680

25 (4) .F )2Г

Ь > где согласно (3) F, = MF.

Полученный на выходе ФНЧ 3 аналоговый испытательный сигнал по30 ступает на вход исследуемого четырехполюсника 4. Проходя через исследуемый четырехполюсник 4, входной сигнал U(t), имеющий спектр в виде на— бора гармоник А и с фяэями,(n ц

L,Ì), превращается в выходной сигнал U (t), который имеет спектр в виде набора гармоник я с фазами

l8 фя (n = 1,m) . Спектр этого сигнала

U(t) смещен относительно спектра

40 входного сигнала U(t) ня величину

F, поэтому, чтобы ня утратить фиГ . зического соответствия между этими спектрами в расчетах, следует принять значения пределов суммирования

1 = 1+Г, ш = М+Г, {5) 45 где знак плюс берется для преобразователя частоты вверх, я минус вЂ,пля преобразователя вниз.

Этот сигнал U(t}, несущий информацию об электрических характеристиках преобразователя, с выхода исследуемого четырехполюсникя 4 поступает ня вход АПП, где он обрабатывается не с частотой

55 (6) 7 = 2HF как для сигнала U(t), я с новой частотой дискретизации лля сигналя П() (дробные отношения округлены до ближайших целых чисел).

По командам блока управления, следующим с частотой F дискретизации, отсчеты В считываются из блока 1.1

1 памяти и поступают в ЦАП 2, где они превращаются в соответствующие по10 следовательные уровни напряжения, сглаживающиеся далее в @НЧ 3 и образующие на его выходе непрерывный испытательный сигнал U(t), занимающий полосу частот шириной Ь Р

= F — FH который подается ня вход е . исследуемого четырехполюсника 4 — пре образователя частоты вгерх или вниз, транспонирующего спектр сигнала ня участке F гетеродиня (ня фиг.4 по20 казано смещение вверх на величину

Г = г„. lF в единицах F)

Частота дискретизации испытательного сигнала выбраня из требования теоремы Котельникова

1661680

= 2 (YV+ Р ) „ (7) В АЦП 5 этот сигнал (фиг.б) преобразуется в цифровые отсчеты Ь<, k, при этом вследствие различия в частотах дискретизации (6) ° и (7) числа отсчетов для этих сигналов также различаются, поскольку длительность Т = 1/F цикла для них одинакова

-20

R = И - 1 +1

) (11) r =m-1+1 = (И+Г)-(1.+Г)+1 = M-1, +1 .. (12) 40

Полученные в блоке б ДПФ значения ад, ф„(п = 1,т) одновременно со значениями А„, ф„ (= L,M) из дополнительного блока 1.2 памяти поступают в блок 7 вычисления, в котором форМируются результаты расчеты

АЧХ и ХГВЗ по формулам (13)

2018а, + Г/Ап

Ф = (ф, + Г - y „, ã,) /2 Ь, (14) где справа указаны входные величины., а слева — выходные для.n = 1,mj 1 =L+1", m =И+Г) соответственно, для преобразовате55 лей Bsepx и вниз.; У = 1/Т, Т вЂ” длительность цикла измерения входного (испытательного) сигнала U(t) и выК = F /F = 2И (8)

k = Е /F 2(И+Г), (9) где Г Р /Р— относительная частоГ та гетеродина (округленная до целого числа).

Цифровые отсчеты b ° (i = 1,k) с выходов АЦП 5 подаются в блок 16 оцеративной памяти, в котором они обрабатываются аналогично описанному, и далее — в блок 6 ДПФ, в которс м производится определение их амплитуд и фаз в соответствии с Фурье — разложением для сигнала

3Ъъ

U(t) =, а„cos(27nP t -Я, ) 9 (10) п=е где пределы 1, m суммирования смеще-, 30 ны относительно прежних пределов L,M для (2) на величину Г в соответствии с (5).. При этом числа R и г гармоник для случаев (2) и (5), естественно, сОвпадают: 35 ходкого (информационного) сигнала

П().

Блок 6 ДПФ формирует необходимые адресные сигналы АДР и сигнал

"Счит" и считывает требуемые для

БПФ отсчеты b,, хранимые в блоке

14 оперативной памяти, Входной сигнал "Сикх" сигнализирует блоку 6

ДПФ о режиме работы устройства (четный или нечетный цикл работы устройства), заставляя его переходить на другой режим обработки сигнала, т.е. на другую программу обработки сигнала. Блок 6 ДПФ осуществляет быстрое преобразование Фурье (БПФ) и после окончания преобразования информирует блок 7 вычисления об этом сигналом "Прер" (прерывание) .Блок 7 вычисления приостанавливает свою текущую работу, переходит на обмен с блоком

6 ДПФ и выставляет требуемый адресный сигнал АДР (1), в котором находится а и Ц „ и информирует об этом блок 6 ДПФ сигналом "Сопр" (сопровождение). Блок 6 ДПФ выдает храНимую информацию об а и („ по шине данных (1) и информирует об этом блок 7 вычисления сигналом "Гот" (готовность). Блок 7 вычисления считывает эту информацию по шине панных (1) .

Блок 7 вычисления считывает по шине данных (2) информацию об А, и И

Д, испытательного сигнала, хранимую в блоке 1.2 памяти с помощью адресного сигнала АДР (2) и сигнала и и

Счит, и производит требуемые вычисления по формулам (13) и (14), а также выводит характеристики исследуемого объекта в виде графиков на дисплей, Блок 7 вычисления, кроме того, формирует сигнал "Уст" (начальная установка), который вызывает начальную установку блока. 13 управления и блока 14 оперативной памяти с помощью сигнала "Сбр." (сброс), полученного в блоке 13 управления из сигнала "Уст", Блок 13 управления формирует сигнал Упр (управление) с периодом Т = К/Р, который управляет работой блока 14 оперативной памяти. Блок 14 оперативной памяти записывает отчеты Ь в текущем цик1 ле Т, с частотой дискретизации блока 5 АЦП f и одновременно выдает блоку 6 ДПФ отсчеты Ь за предыпу1 щий цикл Т,,, 166|68О

Для организации процесса.дискретизации двухчастотного типа (Р и

) используется сигнал гетеродина 16 исследуемого четырехполюс5 ника 4 частоты вверх или вниз (фиг,1). Этот гармонический сигнал. с частотой F подается на вход удвоителя 8 частоты, где его частота становится равной 2Р„. Одновременно с этим из сигнала дискретизации с частотой Р блока 13 управления в формирователе 9 гармонического сигнала образуется аналоговый сигнал с частотой 2 MF

Полученные гармонические сигналы с частотами 2 MF и 2Гг подаются на входы перемножителя 10 сигналов, на выходе которого образуются сигналы суммарной и разностной частот 20

2 MF+2F<, один из которых (отвечающий сигналу исследуемого четырехполюсника 4) выделяется нолосовым фильтром 11 и подается на вход формирователя 12 прямоугольных импульсов, на выходе которого образуется сигнал дискретизации с другой частотойг

+ 2Fr

Полученный импульсный сигнал дис- 30 кретизации (Е ) подается на входы дискретизации АЦП 5 и блока 14 оперативной памяти. Этим сигналом производится дискретизация информационного сигнала U(t) с получением из него отсчетов Ь; (i = 1,k). В то же время испытательный сигнал U(t:) имеет другую частоту дискретизации F и другое количество отсчетов В; (i = 1,К).

40 формула изобретения

Устройство для измерения частотных характеристик четырехполюсника, содержащее последовательно соединенные блок памяти временных отсчетов испытательного сигнала, цифроаналоговый преобразователь, фильтр нижних частот, клеммы для подключения исследуемого четырехполюсника и аналого-цифровой преобразователь, а

I также блок дискретного преобразования Фурье, дополнительный блок памяти значений амплитуд и фаз испыта тельного сигнала и блок вычисления, первые входы которого подключены к соответствующим выходам блока дис— кретного преобразования Фурье, а вторые входы — к соответствующим выходам доголнительного блока памяти значений амплитуд и фаз испытательного сигнала, о т л и ч а ю щ ее с я тем, что, с целью повьпчения точности измерения, в него введены последовательно соединенные удвоитель частоты, перемножитель сиг— налов, полосовой фильтр и формирователь импульсных сигналов, блок управления, формирователь гармонического сигнала и блок оперативной памяти, информационные BxoTth>которого подключены к выходу аналого-цифрового преобраз о вателя, информационные выходы — к информационным входам блока дискретного преобразования Фуъье, c., дискретизации — к входу дискретизации аналого-цифрового преобразователя и выходу формирователя прямоугольных импульсов, а вход управления циклом— к выходу управления пиклом блока управления, адресные выходы которого подключены к соответствующим адресным входам блока памяти временных отсчетов испытательного сигнала, а выход дискретизации — к входу формирователя гармонических сигналов, выход которого подключен к второму входу перемножителя сигналов, при этом вход удвоителя частоты подклю— чен к гетеродинному выходу исследуемого четырехполюсника, выход нустановка" блока вычисления подключен к

lE и входу Установка блока управления, выходы "Сброс" и "Управление циклом" подключены к соответствующим входам блока оперативной памяти, выход сп, — . хронизации которого подключсн к .гходу синхронизации блока дискретного преобразования Фурье. ьымо

1661680

0 I 2 3

Спектр информационного сийыла и;Ю

O I 2 3 предлагаемый в прототипе Г ю л. фиг. 4

I Р - испытательный сигнал — информационный сигнал фиг. 5

Спектр испытательн сигнала РЙ) 8

/=/ гг-/

Алгоритм измерения ж а - Мг;(1бб1680

" Составитель Н.Михалев

Техред M,Ìîðãåíòàë Корректор Л. Патай

Редактор Л.Гратилло

Заказ 2121 Тираж 414, Подписное

BHHHIIH Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат Патент, г. Ужгород, ул. Гагарина, 1 1 и II

101