Система ввода-вывода для микропрограммируемой эвм

 

Изобретение относится к вычислительной технике и может быть использовано для построения систем ввода-вывода, включающих процессор с микропрограммным управлением. Целью изобретения является повышение пропускной способности. Система содержит две группы устройств сопряжения с внешними устройствами, блок сопряжения с процессором, блок управления обменом, блок буферизации числа, блок счета данных, блок обращения к памяти, блок обмена с внешними устройствами. 7 з.п. ф-лы, 9 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК ((9) (I1) (я)л G 06 F 13/00

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

1 (21) 4370123/24 (22) 26.01.88 (46) 30,07.91. Бюл. М 28 (71) Институт кибернетики им. В.М.Глушкова (72) А.С.Балабанов, О.Н.Булавенко и С.И.Кулик (53) 681.3(088.8) (55) Патент Великобритании

М 1423409, кл. G 06 F 3/00, 1973.

Авторское свидетельство СССР

N 1305698, кл. 6 06 F 13/20, 1985.

Изобретение относится к вычислительной технике, предназначено для построения эффективных структур подключения внешних устройств к ЭВМ и преимущественно может быть использовано в вычислительных и информационно-вычислительных

ЭВМ и системах широкого назначения, которые используют набор как быстродейст вующих, так и медленных внешних устройств, например в системах с микропрограммируемым процессором.

Целью изобретения является повышение пропускной способности системы ввода-вывода.

На фиг.1 представлена схема системы ввода-вывода; на фиг.2 — структурная схема блока обмена с внешними устройствами; на фиг.3 — структурная схема блока буферизации числа; на фиг.4 — структурная схема блока обращения к памяти; на фиг.5- структурная схема блока счета данных; на фиг.6 — структурная схема блока управления обме- (54) СИСТЕМА ВВОДА-В Ы ВОДА ДЛ Я М И КРОПРОГРАММИРУЕМОЙ ЭВМ (57) Изобретение относится .к вычислительной технике и может быть использовано для построения систем ввода-вывода, включающих процессор с микропрограммным управлением. Целью изобретения является повышение пропускной способности. Система содержит две группы устройств сопряжения с внешними устройствами, блок сопряжения с процессором, блок управления обменом, блок буферизации числа, блок счета данных, блок обращения к памяти, блок обмена с внешними устройствами. 7 з.п, ф-лы, 9 ил. ном; на фиг.7 — структурная схема блока сопряжения с процессором; на фиг.8— структурная схема блока управления; на фиг.9 — структурная схема устройства сопря- д жения с внешними устройствами.

Система ввода-вывода (фиг.1) содержит вторую группу устройств 1 сопряжения с внешними устройствами, первую группу ус. тройств 2 сопряжения с внешними устрой- О ствами, блок 3 обмена с внешними 00 устройствами, блок 4 буферизации числа, фь блок 5 обращения к памяти, блок 6 счета данных, блок 7 управления обменом, блок б ) х сопряжения с процессором, основную память 9, шины и линии связи 10 — 34.

Блок 3 обмена с внешними устройствами (фиг.2) содержит группу мультиплексоров 35 данных, регистр 36 номеров абонентов, распределитель синхросигналов, состоящий из мультиплексоров 37 и 38 и дешифратора 39, распределитель сигналов выборки, состоящий из элемента ИЛИ

1667084

40, дешифраторов 41 и 42, элементов ИЛИ

43 и 44 и элемента И 45, Блок 4 буферизации числа (фиг.3) содержит триггер 46 приема-выдачи, узел 47 управления распределителем сигналов наполнения, распределитель 48 сигналов наполнения, узел 49 управления приемом числа, буферный регистр 50 числа, регистр

51 данных и мультиплексор 52 разборки слова.

Блок 5 обращения к памяти (фиг.4) содержит узел 53 синхронизации с памятью, узел 54 управления модификацией адреса, узел 55 признаков обрашения к памяти и счетчик 56 адреса памяти, Блок 6 счета данных (фи .5) содержит узел 57 синхронизации сче.чиков, счетчик

58 двубайт, регистр 59 тип- единиц счета, узел 60 разрешения счета. счетчик 61 порции, узел 62 коррекции обрашения к памяти, входы 63 и 64 счетчика двубайт, Блок 7 управления обменог (фиг,6) содержит регистр 65 операции, шифратор 66 состояний, регистр 67 состояния. устройство 1 сопряжения с внешними устройствами (фиг,7) содержит блох 68 сопряжения с процессором, буферный регистр 69 адреса, буферный регистр 70 данных, регистр 71 номера внешнего устройства, схему 72 сравнения границ подканалов, схему 73 сравнения номеров подканалов, сумматор 74 адреса, регистр 75 активного подканала, регистр 76 остояния активного подканала, блок 77 управлениля, дешифратор 78, регистр 79 запросов, элемент ИЛИ 80, буферный регистр 81 активного подканала, регистр 82 подканала, буферный регистр 83 памяти, блок 84 согласования сигналов интерфейса, входной регистр 85, блоки 86 и 87 местной памя, ти, выходной регистр 88, счетчик 89 байтов, дешифратор 90 байтов, буферный регистр

91 интерфейса, блоки 92 и 93 усилителей.

Блок 77 управления (фиг.8) содержит счетчик 94, дешифратор 95, шифратор 96, элементы и 97 и 98, элемент И-ИЛИ 99, триггеры 100 и 101, элемент И 102, триггер

103, элемент И-ИЛИ 104, триггер 105 запроса, элемент И-ИЛИ 106, триггер 107 работы, триггер 108 начальной выборки, триггеры

109 и 110 и шифратор 111 состояний.

Блок 68 сопряжения с процессором (аналогичный блоку 8) содержит (фиг.9) регистр 112 выбора приемника, дешифратор

113 номера регистра, регистр 114 команд ввода-вывода, дешифратор 115 команд, регистр 116 вариантов команд, дешифратор

117 вариантов, селектор 118 номера канала, узел 119 задания номера канала, триггер

2Г, 30

120 активности, элемент И 121, триггер 122 требования обслуживания, Каждое устройство сопряжения с внешними устройствами групп 1 и 2 предназначено для подключения к системе нескольких вне ш них устройств (ВУ), П ри этом к устройствам группы 1 подключаются быстрые внешние устройства, а к устройствам группы 2 — медленные, Через устройства 1 осуществляется управление внешними устройствами, а также обмен данными при вводе и выводе. Обмен данными между основной памятью 9 и устройствами 2 сопряжения выполняется через процессор и шину

12 данных и управления процессора, 8 состав каждого устройства 1 сопряжения с внешними устройствами входит местная буферная память для промежуточного накопления порции данных при обмене. Все устройства 1 сопряжения подключаются к центральной части системы единообразно с помощью связей 12, 13, 14-17 (12, 13, 14 — 17 ).

В основном режиме обмен данными между основной памятью 9 и устройствами

1 can ряжения происходит через коммутатор каналов, т.е, специальное оборудование блоков 3 — 7, Блок 3 обмена с внешними устройствами служит для коммутации информационных, селекторных и синхросигналов нужного устройства 1 сопряжения с внешними устройствами. Блок 4 буферизации числа служит для поддержки конвейерного режима движения данных и для согласования разных форматов данных с двух сторон.

Блок 5 обращения к памяти служит для синхронизации потока данных с операциями основной памяти 9 и выработки управляющих и адресных сигналов. Блок 6 счета данных служит для подсчета количества передаваемых данных и корректировки работы других блоков при завершении передачи порции (массива) данных. Блок 7 управления обменом организует последовательность действий всех прочих блоков при передаче данных, Блок 8 сопряжения с процессором позволяет процессору настраивать и запускать блоки 3 — 7; а также контролировать их состояние и работоспособность.

Совокупность блоков 3 — 7 — коммутатор каналов — может выполнять три операции передачи данных: ввод, вывод, транзит. При вводе данные иэ устройства 1 сопряжения через блок 3 обмена с внешними устройствами и блок 4 буферизации числа. поступают в основную память 9. При выводе данные из основной памяти через блок 4 буферизации числа и шину 13 данных поступают в устройство сопряжения с внешними устройствами.

1667084!

При операции транзит данные из одного устройства сопряжения с внешними устройствами через блок 4 буферизации числа поступают в другое устройство сопряжения с внешними устройствами (при этом одно внешнее устройство осуществляет ввод другое — вывод).

Запуск операции передачи данных в основную память (при вводе) осуществляется процессором в тот момент, когда буферная местная память в устройстве сопряжения с внешними устройствами наполняется до определенного уровня своей емкости (при выводе такой момент времени определяется степенью опорожнения буферной памяти). Во время передачи порции данных в(из) основную память одновременно может продолжаться передача данных из (в) внешнего устройства.- Скорость передачи данных между буферной памятью устройства 1 сопряжения и основной памятью 9 обычно значительно выше скорости передачи дан ных из (в) внешнего устройства. Поэтому блоки 3-7 могут обслуживать одно устройство 1 сопряжения периодически, с лаузами. Если порции данных, буферизуемые в местной буферной памяти устройства 1, достаточно велики, то паузы в работе коммутатора каналов будут достаточно продолжительными. Таким образом, есть возможность с помощью одного коммутатора каналов обслуживать два и более устройств сопряжения с внешними устройствами, которые работают одновременно, т.е. один набор блоков 3-7 может обслужить несколько параллельных операций ввода-вывода.

Устройство 1 сопряжения с внешними устройствами осуществляет промежуточную буферизацию передаваемых данных через блоки 86 и 87 местной памяти, управление устройствами- через блок 84 согласования сигналов интерфейса и буферный регистр 91 интерфейса, связь через шину 14 связи с блоком 3 обмена с внешними устройствами — через входной и выходйой 88 регистры, связь через шину 12 связи с процессором — через блок 68 сопряжения с процессором. Через буферные регистры адреса

69 и данных 70 поступают соответственно адрес ячейки для блоков 86 и 87 местной памяти, причем адрес модифицируется сумматором 74 адреса, а данные передаются через буферный регистр 83 памяти. Управляющие данные, накопленные от процессора в .блоках 86 и 87 местной памяти, представляющие подканал обмена с внешними устройствами, считываются через выходной регистр 88 на регистр 75 активного подканала. Регистр состояния 76 активного подканала фиксирует состояние управления, формируемое блоком 84 согласования сигналов интерфейса, и биты управления (цепочка данных", "цепочка команд", признак останова ) при разворачивании управляющей информации подканала из блоков 86 и 87 местной памяти, Буферный регистр 81 активного подканала является единственной ячейкой стека активного подканала и

1ð предназначен для временного хранения управляющей информации активного подканала, работа которого прерывается либо запросом от внешнего устройства, либо запросом от блока 3 обмена с внешними устройствами, После обслуживания запроса управляющая информация активного подканала с регистра 75 активного подканала поступает через собирающие регистр 82 подканала и буферный регистр 83 памяти и входной регистр 85 в блоки 86 и 87 местной памяти.

Если стек активного подканала заполнен, то управляющая информаци иэ буферного регистра 81 активного подканала переписывается в регистр 75 активного подканала и регистр 76 состояния активного подканала: через буферный регистр 83 памяти и сумматор 74 адреса устанавливается текущий адрес обмена в блоках 86 и 87 местной памяти и осуществляется обмен байтом с внешним устройством, причем номер внешнего устройства на регистре 71 номера внешнего устройства является базовым (граничным) адресом подканала в местной памяти и при установленных размерах подканалов (в байтах) в сумме с базовым адресом подканала определяется граница соответствующего подканала схемой 72 сравнения границ подканалов, что фиксиру4р ется через дешифратор 78 на регистре 79 запросов, сигналы с которого поступают через элемент ИЛИ 80 на триггер 122 требования обслуживания блока 68 сопряжения с процессором. Блок 77 управления осущест45 вляет схемное управление элементами устройства, начиная свой цикл по запросам либо от внешних устройств, либо от процессора, либо от блока обмена с внешними устройствами, При отсутствии запросов блок

50 управления находится в нулевом шаге своего состояния.

В блоке 77 управления счетчик 94 предназначен для генерации последовательности шагов автомата. Дешифратор 95 формирует последовательность сигналов управления для шифратора 111 состояний управления. Шифратор 96 осуществляет установку переходов автомата, триггеры автомата 100 и задержки 101 предназначены для запуска счетчика 94. Триггер 107 работы Oll

1667084 формирует признак запроса от ОП. Триггер

105 запроса от процессора формирует признак запроса от ЦП. Триггер начальной выборки формирует признак запуска схемы последовательности начальной выборки в блок 84 согласования сигналов интерфейса.

Триггеры 109 записи-чтения и триггер 110 разрешения записи-чтения устанавливают разрешение на запись в блоках первой 86 и второй 87 местной памяти. Шифратор 111 состояний управления формируют управляющие сигналы блока 77 управления, Операция передачи данных в(из) основную память или транзитная передача через коммутатор настраивается и запускается с помощью специальных команд процессора через блок 8.

В блоке 68 (или 8) сопряжения с процессором регистр 112- выбора приемника и дешифратор 113 номера регистра предназначены для хранения и дешифрации соответственно кода выбор приемника (регистра или комбинационной .хемы) в тот блок, к которому подключен блок сопряжения с процессором.

Регистр 114 команд ввода-вывода и дешифратор 115 команд предназначены для хранения и дешифрации соответственно кода команд ввода-вывода; "Запись", "Прочитать 16", "Проверить". "Требование обслуживания", "Проверить", "Очистить и проверить", "Диспетчировать и проверить", "Установить путь обмена". Узел 119 задания номера канала и селектор 118 номера канала предназначены для установки в единичное состояние триггера 120 активности, если код номера канала, поступающий из процесора 12, совпадает с кодом, установленным в узле 119 задания номера канала, Триггер 120 активности открывает цепи . приема информации в регистр 112 выбора приемника, регистр 114 команд ввода-вывода и регистр 116 вариантов команд. Триггер

122 требования обслуживания устанавливается в единичное состояние при необходимости подать. сигнал процессору об обслуживании процессором блока, выставившего этот сигнал.

Настройка и запуск коммутатора каналов выполняются следующим образом.

По команде процессора "Диспетчировать и проверить" (ДИПРОВ) код количества данных поступает в блок 6 счета данных (фиг.5) по шине 10 на информационный вход счетчика 61 порции, на второй управляющий вход которого одновременно поступает сигнал, разрешающий прием кода, Затем по командам процессора "Записать" в счетчик 56 адреса памяти (фиг.4) заносится начальный адрес области памяти куда (или откуда) будут поступать данные (в случае транзитной передачи адрес заносить не нужно). При этом одновременно с младшим байтом адреса в триггер реверсивного движения ленты, входящий в состав узла 54 управления модификацией адреса (фиг,4), заносится бит, который равен единице в случае ввода с ленты, движущейся в обратном направлении, и равен нулю в прочих

10 случаях. Настройка коммутатора каналов завершается командой процессора "Установить путь обмена" (ПУТЬ), по которой в блоки коммутатора каналов заносится следующая информация; код типа единиц счета поступает в регистр 59 типа единиц счета (фиг.5), код длины поля — в регистр длины поля, который входит в состав узла 55 признаков обращения к памяти (фиг.4). Номера (адреса) устройств сопряжения с внешними устройствами, с которыми устанавливается связь, поступают в рвтистр 36 номеров абонентов (фиг.2), причем при назначении ввода поступает только номер устройства сопряжения — источника, при назначении вывода — только номер устройства сопряжения — получателя, а при назначении транзитной передачи — оба этих номера. Счетчик наполнения, который входит в распределитель 48(фиг.3), и счетчик 58двубайтов(фиг.5) 30

55 обнуляются. Бит приоритета поступает в триггер приоритета в составе узла 55. Биты .кода операции (транз, ввод-вывод) поступает в регистр 65 операции, кроме того, бит ввода-вывода поступает в триггер 46 приема-выдачи (фиг.3) и устанавливает его в единичное состояние при назначении вывода и в нулевое — при назначении ввода и транзита, а также поступает в блок 5 обращения к памяти на вход узла 54 управления модификацией адреса и узла 53 синхронизации с памятью (фиг.4). Бит ввода-вывода поступает также в блок 7 управления обменом, в шифратор 66 состояний (фиг,6), в результате чего при назначении ввода регистр

67состояния переключается в первоесостояние, а при назначении вывода — в четвертое состояние, После этого коммутатор каналов функционирует автономно от процессора, взаимодействуя с устройством сопряжения с внешними устройствами и с основной память ю.

В результате занесения управляющей информации блок 3 обмена с внешними устройства (фиг.2) устанавливает связь с назначен н ым устройством l сопряжения с внешними устройствами, т. е. коммутирует шины этого устройства сопряжения с внешними устройствами на время выполнения операции. Код номера абонента-источника поступает на управляющие входы группы

1667084

10.15

30

40

55 мультиплексоров 35 данных„ которые коммутируют шину данных назначенного устройтва сопряжения с внешними устройствами на вход блока 4 буферизации числа. Код номера абонента-источника и код номера абонента-получателя поступают соответственно на дешифратор 41 номера . источника и дешифратор 42 номера получателя. Эти дешифраторы выдают дешифрированный код при наличии сигнала на их управляющих входах. Поэтому на вход группы элементов ИЛИ 44 при вводе поступает дешифрированный код номера абонентаисточника, при выводе — дешифрированный код номера абонента-получателя, а при транзитной передаче — оба этих кода. Пока операция передачи данных не завершится, на общий вход группы элементов И 42 будет подан единичный сигнал с шестого выхода регистра 67 состояния. Поэтому на нужном селекторном выходе распределителя 64 сигналов выборки (двух выходах в случае транзитной передачи) будет стоять единичный сигнал выборки, подтверждающий связь с выбранным устройством сопряжения с внешними устройствами. При транзитной передаче единичные сигналы выборки будут стоять на двух селекторных выходах. На фиг.1 показано два селекторных выхода, но их может быть и больше (соответствено числу устройств 1 сопряжения). На управляющий вход мультиплексора 37 номера абонента (фиг,2) поступает сигнал ("Выда.ча") с прямого выхода триггера 46 приемавыдачи (фиг.3). При вводе этого триггер установлен в нулевое состояние. при выводе — в единичное. Поэтому мультиплексор 37 выдает нэ информационный вход дешифратора 39 ответа абоненту и управляющий вход мультиплексора 38 готовности абонентов код нужного блока сопряжения с внешними устройствами, B результате на вход блока 7 управления обменом будет подключен синхронизирующий сигнал 15 (15 ) готовности нужного устройства сопряжения с внешними устройствами, а в нужные моменты стробирующий сигнал ответа (16 или 16 ) будет выдаваться на вход нужного устройства сопряжения с внешними устройствами.

При выполнении операции транзитного обмена триггер 46 приема-выдачи будет многократно переключаться и поэтому мультиплексор 37 номера абонента будет попеременно коммутировать номер абонента-источника и номер абонента-получателя. B резул ьтате связь по синхронизирующим и стробирующим сигналам будет попеременно устанавливаться с двумя устройствами сопряжения с внешними устройствами.

Устройство 1 сопряжения с внешними устройствами управляется командами ввода-вывода, посылаемыми от процесса по шине 12. С помощью команды "Записать" по шине 12 передаются управляющие байты: (I) на буферный регистр 69 адреса— текущий адрес и режимы обращения к местной памяти блока 5 сопряжения; (II) на буферный регистр 70 данных — байт состояния активного подканала; (III) нэ триггер 107 запроса от ЦП блока 77 управления — бит установки в "1", по которому при свободном от обмена с внешним устройством интерфейсе происходит запуск автомата управления установкой — триггера 100 пуска автомата в "1" состояние. Блок управления выполняет запись содержимого буферного регистра 70 данных в местную память, 3атем блок управления переходит в состояние

20 Н и завершает работу на шаге 12. Последующие байты управления для подканала; код операции, адрес внешнего устройства, текущий адрес буфера ввода-вывода пресылаются описанным выше способом стем лишь отличием, что укаэанные байты управления последовательно по одному перед записью в местную память блока сопряжения эасылаются на буферный регистр данных, а код адреса местной памяти изменяется на единицу адресации.

Затем по команде "Запись" производится запуск последовательности начальной выборки внешнего устройства установкой в единичное состояние триггера

108 запуска начальной выборки по адресу внешнего устройства, переданному на буферный регистр 69 адреса. Код команды внешнего устройства выставляется на регистр 70.

От триггера 108 запуска начальной выборки запускается цепочка начальной выборки в блоке 84 согласования сигналов интерфейса установкой в "1" состояние триггеров.

После передачи устройству адреса последнее отвечает каналу своим адресом, если оно опознало адрес, и выставляет сигналы РАБ-А и АДР-А (например, для стандартного интерфейса), по которым запускается счетчик 94 в блоке 77 управления, установкой в единичное состояние триггера 100 запуска. Адрес от устройства на первом ааге счетчика 94 принимается на регистр 71 номера внешнего устройства, тем самым адресуется начало подканала в блоках 86 и 87 местной памяти устройства 1 со ряжения с внешними устройствами. Нв втором и третьем шагах счетчика производятся выборка нулевого байта подканалв из блоков 86 и 87.местной памяти на регистр

1667084

75 активного подканала и сравнение адреса устройства, находящегося на буферном регистре 91 интерфейса, и адреса, находящегося в регистре 75 активного подканала.

Сравнение выполняется схемой 73 сравнения на четвертом шаге счетчика. Если адреса равны, то счетчик из четвертого состояния переходит в пятое. а если не равны, то происходит сброс счетчика 94 в начальное состояние. На пятом, шестом и седьмом шагах счетчика выполняется восстановление из блоков 86 и 87 местной памяти содержимого байта состояния на регистр 76 состояния активного подканала.

На восьмом шаге счетчика происходит синхронизация с сигналом ИНФ-А или УПР-А интерфейса. На девятом шаге счетчика происходит запись или считывание байта в (иэ) блоки 86 и 87 местной памяти подканала. На десятом шаге счетчика проверяются текущий адрес подканала и граничный адрес подканала схемой 72 сравнения раниц подканалов. Если адреса равны, то элементом

ИЛИ 80 выставляется сигнал "Требование обслуживания", который устанавливает в единичное состояние триггер 122 требования обслуживания в блоке 68 сопряжения с процессором, Одновременно выполняется блокировка интерфейса ввода-вывода для устройств, допускающих такую блокировку с помощью сигнала БЛК-К. На шагах с одиннадцатого по шестнадцатый счетчика 94 осуществляются сохранение трех байтов, считанных из регистра 75 активного подканала (текущий адрес местной памяти и адрес внешнего устройства) и регистра 76 состояния активного подканала (байта состояния) и сброс счетчика 94 в исходное состояние.

По сигналам РАБ-А и АДР-А также запускается блок 77 управления интерфейсом, который фиксирует состояние блока сопряжения с внешними устройствами — ошибку в интерфейсе, ошибку адреса, значение байта состояния отустройства, Если байт состояния от устройства равен нулю, то блокируется выдача сигнала "Требование обслуживания" и начинается обмен данными по сигналу ИНФ-А (ДАН-А ) или УПР-А на восьмом, девятом и десятом шагах счетчика 94. Если байт состояния от устройства не равен нулю, то сигнал "Требование обслуживания" выставляется блоком сопряжения с внешними устройствами путем установки в единичное состояние триггера

122 через элемент ИЛИ 80. По сигналу "Требование обслуживания" процессор по шине

12 считывает из блоков 86 и 87 местной памяти байт состояния и определяет причину передачи ненулевого байта состояния от

5

35 внешнего устройства. Если передача данных или байтов уточненного состояния была назначена через процессор, то настройка коммутатора каналов не нужна. Один или несколько байтов передаются между внешними устройствами и блоками 86 и 87 местной памяти. На десятом шаге счетчика 94 при передаче каждого байта проверяется достижение границы подканала в блоках местной памяти схемой 72 сравнения границ подканалов, при достижении которой также выставляется сигнал "Требование обслуживания", требующий внимания процессора и пересылки одного или нескольких байтов между блоками 86 и 87 местной памяти транзитом через регистры процессора в оперативную память .9, Конец передачи данных определяется процессором или устройством, Если конец передачи данных определяет процессор (микропрограмма), он производит установку триггера сигналом

УПР-К команды ввода-вывода "Закончить обмен", посылаемым в блок 1 в ответ на

ИНФ-А от внешнего устройства. Если конец передачи определяется внешним устройством, последнее выдает конечный байт состояния, который также передается от устройства в ответ на сигнал УПР-К от устройства 1 сопряжения с внешними устройствами.

Если передача данных между OI1 и устройством 1 назначается через коммутатор каналов, то перед каждым обменом порцией данных необходимо произвести настройку коммутатора каналов посредством команд ввода-вы вода: "3a писать", "Диспетчировать", "Проверить", "Установить, путь,обмена", Общие принципы выполнения передачи данных через моммутатор каналов следующи. Коммутатор каналов взаимодействует с группой 1 устройств сопряжения с внешними устройствами и контроллером основной памяти 9 (ОП) асинхронно с помощью синхросигналов типа "Запрос-ответ", Работа узлов коммутатора каналов, узлов устройства сопряжения с внешними устройствами и памяти совмещена во времени, так что могут использоваться все циклы основной памяти эа,счет того. что к моменту окончания запи. си в память очередного слова данных в коммутаторе каналов уже подготовлено для записи следующее слово. Данные принимаются в коммутатор каналов из устройства сопряжения с внешними устройствами по два байта, а записываются в основную память целыми словами, кроме особых случаев (остаток или поле переменной длины).

Ввод может выполняться с ленты, движу13

1667084.

55 щейся в обратном направлении. При этом в блоке сопряжения с внешними устройствами осуществляется перестановка порядка байт в каждом полуслове, а в коммутаторе каналов — перестановка порядка полуслов в слове. Запись в память при этом выполняется по убывающим адресам.

Рассмотрим выполнение передачи данных при вводе из внешнего устройства. После настройки устройства 1 сопряжения с внешними устройствами и подготовки внешнего устройства к передаче данных выполняются следующие действия.

Накопление двубайта осуществляется в буферном регистре 91 интерфейса в результате приема байтов от внешнего устройста по шине абонента. Счетчик 89 байтов с дешифратором 90 определяет направление приема (правый) байт. Счетчик 89 байтов синхронизируется сигналом И Н Ф-А от абонента, После приема двух байтов с дешифратора 90 выдается сигнал "Двубайт", который устанавливает в "1" триггер готовности. Одновременно по сигналу ИНФ-А (ДАН-Ф) выполняется запись двубайта в местную память 86 или 87. Это выполняется по сигналам автомата "ЗАПР" и "РЗКП". Если было задано накопление только двух байтов в местной памяти 86 и 87, то по сигналу

ГРАНИЦА ПК, вырабатываемому схемой 72 сравнения, двубайт принимается на выходной регистр 88 для передачи по шинам 14 в блок 3 и выставляется для него синхросигнал готовности. Если было задано накопление более чем двух байт, то сигнал готовности для коммутатора каналов выставляется после накопления байтов по сигналу ГРАНИЦА ПК со схемы 72 в темпе, задаваемом коммутатором каналов, до опорожнения блоков местной памяти 86 и 87.

Начальный адрес памяти хранится в регистре 69 адреса.

Если в процессе обмена данными между ОП 9 и блоками местной памяти 86 и 87 возникает запрос на обмен с одним из подканэлов (не с тем подканалом, с которым ведется обмен с ОП), то текущий обмен с ОП прерывается путем приостановки и временного сохранения содержимого активного подканала: регистра 75 активного подканала и регистра 76 состояния активного подканала 76 — в буферный регистр 81, а затем развертывания содержимого запрашиваемого подкэнала из блоков местной памяти

86 и 87 на упомянутых выше регистрах 75 и

76. После обмена одним или группой байтов запрашиваемый подканал сворачивается, т.е. содержимое регистров 75.и 76 переписывается в блоки местной памяти 86 и 87. °

Затем восстанавливается прерванный обмен с ОП 9 путем переписи содержимого буферного регистра 81 на активные регистры 75 и 76 и выставления синхроэапроса в коммутатор каналов. Таким образом, темп обмена с внешними устройствами не уменьшается.

Рассмотрим передачу данных из устройства сопряжения в основную память 9 через коммутатор..

После настройки коммутатора каналов на передачу данных при вводе регистр 67 состояния блока 7 управления обменом находится в первом состоянии и ожидает синхросигнала готовности иэ устройства сопряжения с внешними устройствами.

Этот сигнал поступает через блок 3 обмена с внешними устройствами (мультиплексор

38 нэ фиг.2), откуда сигнал по линии 34 поступает в блок 7 управления обменом на вход ширфэтора 66 состояний (фиг.б) и переключает регистр 67 состояния во второе состояние.

Так как распределитель 48 сигналов находится в нулевом состоянии, а триггер 46 приема-выдачи в составе узла 54 управления модификацей адреса (фиг.4) содержит ноль (кроме случая, когда идет ввод с ленты, движущейся в обратном направлении); то под действием сигнала второго состояния блока 7управления обменом в блоке4буферизации числа срабатывает узел 49 управления приемом числа (фиг.3), в результате чего полуслово (двубайт) данных, поступившее через мультиплексоры 35 данных блока обмена с внешними устройствами (фиг,2), принимается в младшую половину буферного регистра 50 числа (фиг.3). Одновременно срабатывает узел 47 управления распределителем сигналов и распределитель сигналов наполнения переходит в первое состояние. Сигнал второго состояния из регистра 67 состояний также поступает в блок счета данных на вход узла 57 синхронизации счетчиков, под управлением которого к содержимому счетчика 58 двубайт:прибавляется единица. Счетчик 61 порции не срабатывает, так как нет сигнала íà его разрешающем входе. Одновременно сигнал втрого состояния поступает в блок обмена с внешними устройствами на управляющий вход дешифратора 39, который выдает стробирующий сигнал ответа 16 или 1 6 в устройство сопряжения с внешними устройствами.

Из второго состояния регистр 67 состояния блока управления обменом переключается в третье состояние. Одновременно под действием стробирующего сигнала 16 или 16 выполняется сброс триггера 84 го15 .

1667084

I I товности в блоке в нулевое состояние, а счетчик 89 байтов — в исходное состояние.

Независимо и одновременно с работой устройства 1 сопряжения с внешними устройствами в коммутаторе каналов работает блок 7 управления обменом. Поскольку распределитель 48 сигналов наполнения находится в первом состоянии, а счетчик 61 порции содержит код, отличный от нулевого, то под действием сигналов на линиях 27 ! и 30 шифратор 66 состояний вырабатывает сигнал, который переключает регистр 67 состояния в первое состояние, Если устройство 1 сопряжения с внешними устройствами к этому моменту не успело еще подготовить следующее полуслово данных.и выставить

1 синхросигнал готовности, то коммутатор ка| налов ожидает в этом состоянии, Поступающий синхросигнал готовности по линии 15 ! (или 15:) вызывает переключение регистра

67 состояния узла управления (фиг.6) во второе состояние и действия повторяются. Отличия состоят в том, что так как т перь в узле буферизации числа (фиг.3) распределитель сигналов наполнения находится в первом состоянии, то узел 49 управления приемом числа срабатывает иначе, чем в прошлый раз, и поступившее полуслово данных принимается в старшую половину буферного регистра 50 числа. В остальном действия те же. В устройство сопряжения с внешними устройствами выдается стробирующий сигнал ответа по линии 16 (или 16 ) и устройство

1 начинает подготовку следующего полуслова данных. Распределитель 48 переключается в следующее (второе) состояние, Регистр 67 состояния блока управления . обменом переключается из второго состояния в третье. Поскольку теперь распределитель сигналов наполнения находится во втором состоянии, то под действием сигнала на линии 27 регистр 67 состояния перекл ючается в четвертое состоя н ие.

Поскольку триггер обращения к памяти, входящий в состав узла 53 синхронизации с памятью (фиг.4), сейчас сброшен (еще не было обращений к памяти), то сигнал по линии 31 "Перейти к следующему слову", поступая в узел 47 управления, вызывает переключение распределителя 48 сигналов наполнения в нулевое состояние. Под действием сигнала на линии 31 также содержимое буферного регистра 50 числа принимается в регистр 51 данных. Сигнал четвертого состояния одновременно поступает в блок 5 обращения к памяти (фиг.4).

При первом прохождении через четвертое состояние узел 54 управления модификацией адреса не вырабатыавет сигнала разрешения для счетчика 56. Под действием

I сигнала четвертого состояния в узле 53 синхронизации с памятью триггер обращения к памяти устанавливается в "1", посылая запрос в контроллер ОП 9. Адрес поступает иэ

5 счетчика 56 адреса памяти, данные — из регистра 51 данных, Операцию "Запись в ОП" задает сигнал "Ввод". Регистр 67 состояния переключается иэ четвертого состояния в первое состояние. K этому моменту устрой10 ство сопряжения с внешними устройствами может подготовить следующее полуслово, и теперь коммутатор каналов может без ожидания перейти во второе состояние и принять полуслово данных и т.д. Одновременно

15 в память может выполняться запись слова.

Если запись в память закончится раньше, чем коммутатор каналов подготовит следующее слово и будет ждать в четвертом состоянии, то сигнал окончания записи в

20 память по линии 25 поступит из контроллера ОП 9 в узел 53 синхронизации (фиг.4) и триггер обращения к памяти сбросится. Если же наоборот, коммутатор каналов подготовит следующее слово раньше, чем

25 закончится запись в память, то коммутатор каналов будет ожидать в четвертом состоянии. В этом случае, когда сигнал окончания записи в память поступит из контроллера

ОП 9 в узел 53 синхронизации с памятью, 30 триггер обращения к памяти не будет сброшен. В любом случае будет выдан сигнал

"Перейти к следующему слову" по линии 31, который вызовет модификаци адреса памяти в счетчике 56 адреса памяти и прием

35 очередного слова из буферного регистра 50 числа в регистр 51 данных. Модификация адреса памяти, кроме особых случаев (об-, ратное движение ленты, запись в память остатка и последнее обращение к памяти), 40 выполняется прибавлением четверки. В состав узла 54 управления модификацией адреса входит тригге-р реверси.вного движения ленты, содержимое которого определяет значение сигнала "Уменьшение

45 адресов". Сигнал 26 задает знак приращений для счетчика 56 адреса памяти.

В процессе передачи массива данных будет периодически повторятся следующая последовательность состояний регистра 67

50 состояний (фиг.6): 1, 2, 3, 1, 2, 3, 4. Операция завершается, когда всче,тчике 61 порции (фиг,5) получится нулевой код.

Узел счета данных (фиг.5) работает следующим образом.

55 Количество данных, которое еще требуется передать, хранится в счетчике 61 порции, причем это количество может быть выражено в разных единицах. Тип единиц счета задается содержимым регистра 59 типа единиц счета; Предусмотрены три типа

1667084

20 срабатывать в два раза реже чем счетчик. 25

55 единиц: двубайты (полуслова), слова, сегменты. Каждый раз, когда из блока управления обменом поступает сигнал второго состояния, узел 57 синхронизации счетчиков выдает сигнал на управляющий вход счетчика 58 двубайт и первый управляющий вход счетчика 61 порции. В результате к содержимому счетчика 58 двубайт прибавляется единица. Под действием этого же сигнала из содержимого счетчика 61 порции вычитается единица, но лишь при условии, что на его разрешающем входе стоит единичный сигнал, вырабатываемый узлом 60 разрешения счета, В случае типа "двубайты" узел 60 постоянно вырабатывает единичный сигнал, Таким образом, при каждом сигнале второго состояния блока управления обменом одновременно с прибавлением единицы в счетчике 58 двубайт будет вычитание единицы в счетчике 61 порции. В случае типа "слова" узел 60 разрешения счета будет выдавать единичный сигнал только по сигналу иэ младшего разряда счетчика двубайт. Поэтому счетчик порции 61 будет двубайт 58. В случае типа "сегменты" узел

60 разрешения счета выдает сигнал только при наличии сигнала из старшего разряда счетчика 58 двубайт. Когда в счетчике 61 порции получается нулевой код, вырабатывается сигнал по линии 30 "Конец порции данных". Операция передачи данных заканчивается так, После инициирования записи в память последнего слова регистр 67 состояния переключается в первое состояние. При этом сигнал по линии 30 "Конец порции данных" вместе с сигналом первого состояния и сигналом операции ввод поступают на вход шифратора 66 состояний (фиг.6). Когда запись в память последнего слова будет закончена, иэ узла 53 синхронизации с памятью поступит единичный сигнал по линии 31 "Перейти к следующему слову". В результате совместного действия указанных сигналов регистр 67 состояния-переключится в нулевое состояние и будет выдан сигнал запроса на прерывание.

В случае ввода с магнитной ленты, движущейся в обратном направлении, функци-. онирование выполняется по тому же алгоритму. Отличие заключается в следующем. Перестановка байтов в устройстве с внешними устройствами выполняется с помощью настройки дешифратора 90, который меняет местами прием байтов на буферный регистр 91 интерфейса. Сигнал о перестановке байтов устанавливается на регистре 76 состояния активного подканала во время развертывания (чтения из блоков

40 местной памяти 86 и 87) подканала, Сигнал

"Реверс", коммутирующий дешифратор 90, поступает с регистра 76.

Изменение порядка полуслов выполняется в блоке 4 буферизации числа следующим образом.

Единичный сигнал 26 "Уменьшение адресов" из блока 5 обращения к памяти поступает на вход узла 49 управления приемом числа (фиг.3), который поменяет порядок приема полуслов данных в младшую и старшую половину буферного регистра 50 числа. Под действием единичного сигнала 26 "Уменьшение адресов" приращение адреса в счетчике 56 адреса памяти будет отрицательным. Поэтому слова данных будут записываться в память в порядке уменьшения адресов. Таким образом, в памяти получается восстановленный порядок слов.

Возможен случай, когда необходимо пе-редать в память нечетное число полуслов.

Тогда передача выполняется по тому же алгоритму, что и запись в память словами.

Особенность проявляется при записи в память последнего полуслова (остатка). После того, как последнее (нечетное) полуслово данных принимается в блок буферизации числа и регистр состояния переключается в третье состояние, распределитель 48 сигналов наполнения оказывается в первом состоянии, а счетчик 61 порции — в нулевом состоянии. Сигнал на линии 30 "Конец порции данных" вызывает переключение регистра 67 состояния s четвертое состояние и, поступая на вход узла 47 управления, запрещает переключение состояния распределителя 48. Сигнал на линии 27 первого состояния распределителя 48 совместно с сигналом на линии 30 "Конец порции данных" воздействует на узел 55 признаков обращения к памяти (фиг.4), который вызывает выполнение операции модификации памяти (т.е. записывается новое полуслово при сохранении прежнего значения второго полуслова выбранного слова памяти). Кроме того, если выполняется ввод данных с ленты, движущейся в обратном направлении, то под воздействием сигналов на линиях 27 и 30 узел 54 управления модификацией адреса задает величину приращения адреса, равную -2.

Чтобы упростить настройку коммутатора каналов на продолжение передачи того же массива данных, т.е. чтобы не нужно было заново заносить адрес в случае "зацепления по данным", в блоке 5 обращения к памяти обеспечивается схемная подготовка правильного значения адреса памяти по1667084

-5

45

50 сле выполнения последнего приращения.

После генерации последнего запроса к памяти регистр 67 состояния переключается в первое состояние и ожидает сигнала окончания записи в память. Когда этот сигнал по линии 25 приходит, то сигнал по линии 31 воздействует на узел 54 управления модификацией адреса и в результате выполняется модификация адреса, В случае. если данные записываются по возрастающим адресам и передавалось целое число слов, адрес модифицируется на +4, В случае, если данные записывались по возрастающим адресам, но передавалось нечетное число полуслов (т.е. при последнем обращении записывалось одно полуслово), то адрес модифицируется на+2. Если данные записывались по убывающим адресам, то адрес модифицируется на -4.

Если при настройке была установлена длина поля, отличная от "4 байт", то в память будут записаны "куски" всех слов.

Настройка и выполнение передачи данных из основной памяти в устройство сопряжения с внешними устройствами (при выводе) происходит по тем же принципам, которые описаны выше. Отличие при настройке заключается в том, что в команде

"Путь" задается единичное значение бита ввода-вывода и поэтому в регистр 65 операции заносится "Вывод", триггер 46 приемавыдачи устанавливается в единичное состояние, регистр 67 состояния блока 7 управления обменом устанавливается в четвертое состояние, Бит назначения вывода поступает также в блок 5 обращения к памяти на вход узла 53 синхронизации с памятью, в результате чего триггер обращения к памяти устанавливается в "1", запрашивая считывание первого слова из памяти.

Последовательность автономных действия при передаче данных из памяти в устройство сопряжения с внешними устройствами следующая.

Блок 7 управления обменом периодически повторяет ту же последовательность действий, что и при вводе, При этом регистр

67состояния проходиттуже последовательность состояний, а именно 4,1, 2, 3, 1, 2, 3, Блоки и узлы взаимодействуют сходным образом, но данные передаются в обратном направлении, а именно в четвертом состоянии регистра 67 состояний ожидается приход по линии 25 окончания чтения из памяти. Но раньше приходит сигнал по линии 21 строба данных иэ памяти, который появляется одновременно с сигналами данных. Сигнал строба по линии 21 поступает в узел буферизации числа на вход узла 49 управления приемом числа, который срабатывает, в результате чего слово данных, считанное иэ памяти, принимается с шины 20 в буферный регистр 50 числа. Затем приходит сигнал окончания чтения из памяти и поступает на вход узла 53 синхронизации с па.мятью, В результате выполняется модификация адреса, триггер обращения к памяти не сбрасывается, так как этому препятствует сигнал четвертого состояния иэ регистра 67 состояния. В блоке 4 буферизации числа под воздействием сигнала 31 и сигнала вывода распределитель 48 сигналов наполнения устанавливается во второе состояние. Число из буферного регистра 50 числа принимается в регистр 51 данных. Затем регистр 67 состояния переключается в первое состояние, а затем во второе состояние. Так как распределитель 48 находится во втором состоянии, то на управляющий вход мультиплексора 52 разборки слова поступает нулевой сигнал, и поэтому на выходную шину 13 выдается младшее полуслово из регистра 51 данных. Так как триггер 46 приема — выдачи установлен в "1", то под действием сигнала ЗЗ (" Выдача" ) и сигнала второго состояния узел 47 управления распределителем сигналов вызывает изменение состояния распределителя в сторону уменьшения, т.е. переключает распределитель 48 в первое состояние. Дешифратор 39 распределителя 63 синхросигналов выдает сигнал 16 (или 16 ) и полуслово данных npuf нимается на входной регистр устройства сопряжения с внешними устройствами. После этого по сигналу ИНФ-А(ДАН-А) выполняется запись двубайта в местную память так, как это было уже описано при вводе данных, B результате этих действий двубайт данных через выходной регистр 88 поступает на буферный регистр 91 интерфейса, откуда по сигналу дешифратора 90 в интрфейс выдается левый, а затем и правый байты. Байты выдаются через сборку 92 (фиг,8) на линии

ШИН-К для BY.

Под воздействием сигнала второго состояния блок 6 счета данных срабатывает так же, как при вводе, Регистр состояния 67 переключается в третье состояние. Так как сейчас распределитель 48 сигналов наполнения находится в первом состоянии, а счетчик 61 порции содержит не "ноль", то регистр состояния 67 переключается из третьего состояния в первое, точно так же, как при вводе. Затем действия повторяются с тем отличием, что теперь под управлением распределителя 48 сигналов наполнения мультиплексор 52 разборки слова выдаст на выходную шину данных 13 старшее полуслово из регистра 51 данных. Если в счетчике 61 порции еще не получен "ноль", то в

1667084

5

55 блоке управления обменом регистр 67 состояния из третьего состояния переключается в четвертое состояние. Если к этому моменту контроллер памяти 9 уже успел считать из памяти следующее слово и выдать

его, то зто слово уже находится в буферном регистре 50 числа, а триггер обращения к памяти уже сброшен. Тогда выполняются действия, приуроченные к четвертому состоянию, описанные выше, Если память еще не успела считать слово, то все действия задерживаются до прихода сигнала окончания чтения из контроллера памяти на вход узла 53 синхронизации с памятью. Завершение операции выполняется из третьего состояния, когда в счетчике. 61 порции содержится "ноль". При этом в блоке управления обменом под воздействием сигналов 30 и 31 регистр 67 состояния переключается в нулевое состояние.. Поскольку генерация запроса на считывание из памяти следующего слова выполняется сразу же после завершения считывания очередного слова (если предыдущее слово уже выдано в устройство сопряжения с внешними устройствами), то возникает проблема паразитных обращений к памяти, т,е. очередное считанное слово может оказаться последним и считывание следующего слова будет излишним. Эта проблема решается следующим образом. Когда регистр 67 состояния попадает в четвертое состояние в последний раз перед завершением операции передачи данных, то потребность блокировки нового обращения к памяти определяется В блоке 6 счета данных следующим образом. Если в счетчике. 61 порции находится "двойка", а счет ведется в двубайтах, или если в счетчике 61 порции находится единица, а счет ведется в двубайтах или словах, то узел 62 коррекции обращения к памяти (фиг.5) выдает нулевой сигнала 28 "Продолжить считывание ОП", поступающий в узел 53 синхронизации с памятью. Под действием этого сигнала триггер обращения к памяти будет сброшен. При выводе адрес памяти модифицируется на +4. Единственное исключение составляет случай, когда передается нечетное число полуслов. При этом, когда из памяти считано слово, содержащее это последнее полуслово, чтобы адрес был правильно установлен для "зацепления" по данным, он должен быть модифицирован на

+2. Это обеспечивается тем, что в блоке счета данных срабатывает узел 62 коррекции обращения к памяти и выдает в узел управления модификацией адреса сигнал 29.., "Приращение адреса на два байта".

Автономное выполнение транзитной передачи данных между двумя устройствами сопряжения с внешними устройствами.

Во время настройки транзитной передачи адрес памяти заносить в коммутатор каналов не надо. Настройка его выполняется только командами ДИПРОВ и ПУТЬ.

Настраиваются два устройста сопряжения с внешними устройствами, между которыми ведется передача.

В процессе транзитной передачи периодически повторяется следующая последовательность состояний регистра 67. состояний блока управления обменом: 1, 2, 3, 1. 2, 3, 5, причем после каждого такого периода повторения в состоянии "5" триггер 46 приема-выдачи будет перебрасываться. Когда триггер 46 приема-выдачи находится в нулевом состоянии, то в состояниях 1, 2, 3, 1, 2, 3 выполняются в точности те же действия, что и при вводе. т.е. в буферном регистре 50 числа накапливается слово, полученное из устройства сопряжения с внешними устройствами. Когда триггер 46 приема-выдачи находится в единичном состоянии, выполняются действия, как и при выводе, но с тем отличием, что подсчет данных счетчиками 58 и 61 не выполняется.

Операция транзитного обмена завершается следующим образом.

Когда на фазе приема в счетчике 61 порциии получается нулевой код, то фаза приема заканчивается, даже если из устройства сопряжения с внешними устройствами принято только одно полуслово. При этом регистр 67 состояния переключается в пятое состояние. Выполняется переключение на фазу выдачи. После того, как в устройствополучатель будет выдано ровно столько полуслов. сколько их получено от устройства-источника, распределитель 48 сигналов наполнения оказывается в нулевом состоянии. Совпадение "нуля" распределителя 48, "нуля" в счетчике 61 порции и сигнала "Транзит" вызывает переключение регистра 67 состояния в нулевое состояние, Формула изобретения

1. Система ввода-вывода для микропрограммируемой ЭВМ, содержащая первую группу устройств сопряжения с внешними устройствами, блок сопряжения с процессором, блок управления обменом, блок буферизации числа, причем информационно-управляющие входы и выходы устройств сопряжения с внешними устройстВдми перВой группы являются Входами и выходами системы для подключения к внешним ус-ройствэм, группы входов-выходов данных и управления блока сопряжения с процессором являются группами

1667084

24 входов-выходов системы для подключения к шинам данных и управления процессора, отличающаяся тем, что, с целью повышения пропускной способности, система содержит вторую группу устройств со,э пряжения с внешними устройствами, блок счета данных, блок обращения к памяти и блок обмена с внешними устройствами, причем входы-выходы управления и входывыходы данных устройств сопряжения с 1О внешними устройствами первой и второй групп являются входами-выходами системы для подключения к шинам управления и данных процессора, выходы данных и синхронизации выдачи, входы синхронизации 15 приема и выборки устройств сопряжения с внешними устройствами второй группы соединены с одноименными группами входов блока обмена с внешними устройствами, информационно-управляющие входы и вы- 2О ходы устройств сопряжения с внешними устройствами второй групп являются входами и выходами системы д я подключения к внешним устройствами, входы данных устройств сопряжения с внешними устрой- 2 ствами второй группы соединены с первой группой выходов данных блока буферизации числа, первая группа входов данных которого соединена с группой выходов данных блока обмена с внешними устройства- 3О ми, вторые группы входов и выходов данных„синхровход блока буферизации числа, выходы адреса, управляющей информации, входы окончания записи и чтения блока обращения к памяти являются входа- 31ми и выходами устройства для подключения к одноименным выходам и входам внешней памяти, .выход уменьшения адресов блока обращения к памяти соединен с входом счета данных блока буферизации числа, выход 4О

"Прием" которого соединен с первым входом логического условия блока управления обменом, второй вход логического условия которого соединен с выходом готовности абонента блока обмена с внешними устрой- 4ствами, группа выходов управляющей информации блока сопряжения с процессором соединена с входами запуска, настройки, группой входов настройки количества данных блока счета данных, группой входов на- 5О стройки блока обращения к памяти, группой входов состояния блока управления обменом, входом настройки ввода-вывода и запуска блока буферизации числа, входами запуска и настройки блока обмена с виеш- 5ними устройствами, выход запроса прерывания блока управления обменом соединен с одноименным входом блока сопряжения с процессором, выход конца порции данных блока счета данных соединен с третьим входом логического условия блока управления . обменом, группа выходов состояния которого соединена с входом "Вывод" и входами установки состояния блока счета данных, группой входов состояния блока обращения к памяти, группой входов режима управления блока буферизации числа и блока обмена с внешними устройствами, выход конца порции данных блока счета данных соединен с одноименными входами блока обращения к памяти и блока буферизации числа, группа выходов формата числа которого соединена с одноименными входами блока управления обменом и блока обращения к памяти, выход конца порции данных которого соединен с четвертым входом логического условия блока управленля обменом и входом перехода к следующему слову блока буферизации числа, выход "Выдача" которого соединен с входом готовности выдачи блока счета данных, пятьчм выходом лагическа о условия блока управления обменом и входом выдачи числа блока обмена с виешними устройствами, выходы продолжения чтения и приращения адреса на два байта блока счета данных соединены с входами управления чтением блока обращения к памяти.

2. Система по п.1, а т л и ч а ю щ а я с я тем, что блок обмена с внешними устройствами содержит регистр номеров абонентов, группу мультиплексоров данных, распределитель синхросигиалав и распределитель сигналов выборки, причем информационные входы мультиплексоров данных руппы являются группой входов данных блока, а выходы образуют группу выходов данных блока, выход номера источника регистра номеров абонентов соединен с управляющими входами мультиплексоров данных группы и первыми ифиармациоииыми входами распределителя синхросигналов и распределителя сигналов выборки, выход номера получателя регистра номеров абонентов соединен с вторыми информационными входами распределителя синхросигиалое и распределителя сигналов выборки, управляющ е входы которого являются группой входов режима управления блока, управляющий вход распределителя синхросигналов является выходом выдачи числа блока, а группа выходов и выход являются соответственно группой выходов синхронизации приема и выходом готовности абонента блока, группа выходов распределителя сигналов выборки является группой выходов выбор и блока, 3. Система по п.1, о т л и ч à е щ а я с я тем, что блок буферизации числа coäåðæèò буферный регистр числа, регистр данных, 1667084

26 мультиплексор разборки слова, триггер приема-выдачи, узел управления счетчиком наполнения, распределитель сигналов наполнения, узел управления приемом числа, первыйи второй информационные входы буферного регистра числа являются первой и второй группами входов данных блока, выход буферного регистра числа соединен с информационным входом регистра данных, выход которого соединен с информацион- 1ð ным входом мультиплексора разборки слова и является второй группой выходов данных блока, выход мультиплексора разборки слова является первой группой выходов данных блока, первый, второй и третий управляющие входы буферного регистра числа соединены с выходами "Принять число из памяти", "Принять младший двубайт" и "Принять старший двубайт" узла управления приемом числа, информационный и син-. 2p хровходы триггера приема-выдачи соединены с входом настройки ввода-вывода и запуска блока, прямой выход триггера приема-выдачи соединен с первым входом узла управления распределителем сигналов 25 наполнения и является выходом "Выдача числа" блока, инверсный выход триггера приема-выдачи соединен с вторым входом узла управления распределителем сигналов наполнения, с первым входом узла управле- 3Q ния приемом числа и является выходом

"Прием" блока, первый, второй, третий и четвертый выходы узла управления распределителем сигналов наполнения (называемые соответственно "обнуление", 35

"Занесение двойки", "Прибавить", "Вычесть") поступают соответственно на входы сброса, установки, суммирования и вычитания распределителя сигналов наполнения, первый, второй и третий выходы распреде- 4р лителя сигналов наполнения являются группой выходов формата числа блока, а второй и третий выходы соединены с управляющим входом мультиплексора разборки числа и вторым входом узла управления приемом 45 числа, счетный вход триггера приема-выдачи, третий, четвертый и пятый входы узла управления распределителем сигналов наполнения, третий и четвертый входы, узла управления приемом числа, первый и второй 5р управляющие входы регистра данных образуют группу входов режима управления блока, пятый и шестой входы узла управления приемом числа являются соответственно синхровходом и входом счета данных блока, шестой вход узла управления распределителем сигнала наполнения и его седьмой вход, объединенный с третьим управляющим входом данных, соединены соответственно с входом конца порции данных и входом перехода к следующему слову блока.

4. Система по п.1, отличающаяся тем, что блок обращения к памяти содержит счетчик адреса памяти, узел синхронизации с памятью, узел управления модификацией адреса и узел признаков обращения к памяти, причем выход счетчика адреса памяти является выходом адреса блока, выходы узла признаков обращения к памяти, первый выход узла синхронизации с памятью являются выходами управляющей информации блока, второй выход узла синхронизации с памятью соединен с первыми входами узла признаков обращения к памяти и узла управления модификацией адреса и является выходом конца порции данных блока, первый, второй и третий выходы узла управления модификацией адреса соединены соответственно с синхровходом, корректирующим входом и знаковым выходом счетчика адреса памяти. соединенным с выходом "Уменьшение адресов" блока, управляющий и информационный входы счетчика адреса памяти, первый и второй входы узла синхронизации с памятью, с первого по четвертый входы узла управления модификацией адреса, с второго по пятый входы узла признаков обращения к памяти образуют группу входов настройки блока, третий, .четвертый и пятый входы узла синхронизации с памятью, пятый, шестой и седьмой входы узла управления модификацией адреса, пятый и шестой входы узла признаков обращения к памяти образуют группу входов состояния блока, шестой, седьмой и восьмой входы узла синхронизации с памятью являются соответственно входами окончания записи, чтения и продолжения чтения блока, объединенные седьмой вход узла признаков обращения к памяти и восьмой вход узла управления модификацией адреса являются входом формата числа блока, объединенные восьмой вход узла признаков обращения к памяти и девятый вход узла управления модификацией адреса являются входом конца порции данных блока.

5. Система по п.1, от л и ч а ю щ а я с я тем, что блок счета данных содержит счетчик порции, счетчик двубайт, регистр типа единиц счета, узел синхронизации счетчиков, узел разрешения счета, узел коррекции обращения к памяти, причем первый, второй и третий входы узла синхронизации счетчиков являются соответственно входами установки состояния и входом "Выдача" блока, выход узла синхронизации счетчиков соединен с синхронизирующими входами счетчика двубайт и счетчика порции, управляющий и информационный входы счетчика

1667084

5

55 порции являются соответственно входом настройки и группой входов настройки количества данных блока, управляющие входы счетчика двубайт и регистра типа единиц счета соединены с входом запуска блока, информационные входы регистра типа единиц счета являются группой входов настройки количества данных блока, выход . регистра типа единиц счета соединен с первым входом узла разрешения счета и первым входом узла коррекции обращения к памяти, второй вход которого является входом установки состояния блока, выход счет-! чика двубайт соединен с вторым входом узла разрешения счета, выход которого соединен с разрешающим входом счетчика порции, выходы которого соединены с третьим входом узла коррекции обращения к памяти, выходом "Конец порции данных" блока, первый и второй выходы узла коррекции обращения к памяти являются выходами сигнала продолжения чтения и приращения адреса на два байта блока, 6. Система по п.1, отличающаяся тем, что блок управления обменом содержит регистр состояния, регистр операции и шифратор состояний, причем выходы регистра операции и регистра состояния являются группой выходов состояния блока, с первого по пятый выходы шифратора состояний соединены соответственно с информационными входами регистра состояния, первый выход шифратора состояний соединен с выходом сигнала запроса на прерывание блока, с первого по пятый входы шифратора состояний являются с первого по пятый входами логических условий блока, входы формата числа и группа входов состояния блока соединены с соответствующими входами шифратора состояния, 7. Система по и 1, отличающаяся тем, что блок сопряжения с процессором содержит регистр выбора приемника, дешифратор номера регистра, регистр команд ввода-вывода, дешифратор команд, регистр вариантов команд, дешифратор вариантов, селектор номера канала, узел задания номера канала, триггер активности, элемент И, триггер требования обслуживания, причем информационные входы регистра выбора приемника, регистра команд ввода-вывода, регистра вариантов команд селектора номера канала, первый вход элемента И, выход триггера требования обслуживания и вход состояния образуют группу входов-выходов данных блока, выходы регистра выбора приемника, регистра команд ввода-вывода и регистра вариантое команд соединены соответственно с входами дешифратора номера регистра, первым входом доешифратора команд и входами дешифратора вариантов, первый и второй выходы селектора номера канала соединены с установочными входами триггера активности, а управляющий вход — с входом-выходом управления блока, выход триггера активности соединен с вторым входом элемента И, синхровходами регистров выбора приемника, команд ввода-ввода и вариантов команд, установочный вход триггера требования обслуживания является входом запроса прерывания блока, а вход сброса соединен с выходом дешифратора номера регистра, группа выходов которого, группа выходов дешифратора команд и выход элемента И образуют группу выходов управляющей информации блока, выход дешифратора вариантов соединен с вторым входом,цешифратора команд.

8, Система по п,1, о тл и ч а ю щ а я с я тем, что устройство сопряжения с внешними устройствами второй группы содержит блок сопряжения с процессором, буферный регистр адреса буферный регистр данных, регистр номера внешнего устройства, схему сравнения границ подканалов, схему сравнения номеров подканалов, сумматор адреса, регистр активного поцканала, регистр состояния активного подканала, блок управления, дешифратор, регистр запросов, элемент ИЛИ, буферный регистр активного подканала, регистр подканала. буферный регистр памяти, блок согласования сигналов интерфейса, входной регистр, первый и второй блоки местной памяти, выходной регистр, счетчик байтов, дешифратор байтов. буферный регистр интерфейса, два блока усилителей, причем входы-выходы узла сопряжения с процессором соединены с входами-выходами данных и управления устройства, вход запроса прерывания в — с выходом элемента ИЛИ, группа выходов управляющей информации блока сопряжения с процессором соединена с соответствующими входами буферного регистра адреса регистра данных и первым входом логических условий блока управления, второй и третий входы логических условий и выходы которого соединены с выходами схемы сравнения границ подканалов, схемы сравнения номеров подканалов, синхровходами регистра номера внешнего устройства, схемы сравнения границ подканалов, сумматора адреса регистра активного подканала, регистра состояния активного подканала, дешифратора, буферного регистра активного подканала, регистра подканала, буферного регистра памяти, блока согласования сигналов интерфейса, входного регистра, первого и второго блоков местной памяти, 29

1667084

30 выходного регистра, первый и второй выходы буферного регистра адреса соединены с первым информационным входом регистра активного подканала, третий выход буферноо регистра адреса соединен с первым информцацинным входом сумматора адреса, второй и третий информационные входы которого соединены соответственно с первым выходом буферного регистра памяти и регистра номера внешнего устройства, объединенного с вторым входом схемы сравнения границ подканалов, первым входом схемы сравнения номеров подканалов и информационным входом дешифратора, выход сумматора адреса соединен с вторым информационным входом регистра активного подканала, третий и четвертый информационные входы которого соединены соответственно с выходом первого байта выходного регистра и выходом буферного регистра активного подканала, информационный вход которого соединен с первым входом регистра активного подканала, BTQрой и третий выходы которого соединены соответственно с первым информационным входом буферного регистра памяти, вторым входом схемы сравнения номеров подканалов, а четвертый выход — с первым информационным входом регистра подканала и адресными входами первого и второго блоков местной памяти, второй и третий информационные входы буферного регистра памяти соединены соответственно с выходами буферного регистра данных и регистра подкэналэ, второй информационный вход которого соединен с выходом регистра состояния активного подканала, группа информационных входов-выходов которого соединена с группой входов-выходов блока согласования сигналов интерфейса, а группа информационных входов — с выходами первого и второго байтов выходного регистра, первый и второй информационные входы которого соединены с выходами первого и второго блоков местной памяти, информационные входы которых соединены с соответствующими выходами входного регистра, группа информационных входов которого соединена с группой выходов буферного регистра памяти, соединенной с группой информационных входов буферного регистра интерфейса, группа выходов которого соединена с группой информационных входов входного регистра, которая является входами данных блока, группа выходов выходного регистра является выходами данных блока,группаинформацион5

15 ныхвходов Ьуферного регистра интерфейса является информационно-управляющим входом устройства, а первый и второй выходы подключены к первому входу первого узла усилителей, соединенному с информа20 ционным входом регистра номера внешнего устройства и второму входу первого блока усилителей, выходы которого являются информационно-управляющими выходами единены с входами элемента ИЛИ, первый, второй и третий выходы блока согласования сигналов интерфейса соединены с синхровходэми буферного регистра интерфейса и дешифрэтора байтов, третьим входом пер30 вого блока усилителей и счетным входом счетчика байтов, выходы которого соединены с входами дешифрэтора Ьайтов, первый и второй выходы которого соединены соот35 ветственно с вторым входом блока согласования сигналов интерфейса и четвертым входом первого блока усилителей, входы второго блока усилителей. третий и четвертый входы блока согласования сигналов яв40 ляются входами синхронизации приема,и выборки устройства, выходы второго блока усилителей соединены с входами управления блока сопряжения с процессором. блока, выход дешифратора соединен с вхо25 дом регистра запросов, выходы которого со1667084

1667084

Фиг 2 (102

iI667084

1667084

fiat (io

<667084

1667084

Составитель И. Хазова

Техред М.Моргентал

Редактор А. Лежнина

Корректор Н. Король

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101

Заказ 2525 Тираж 405 Подписное

ВНИИПИ ГосУдарственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5