Устройство распознавания изображений

 

Изобретение относится к области автоматики и измерительной техники и предназначено для распознавания двумерных изображений объектов произвольной формы и определения их координат. Цель изобретения - повышение точности распознавания и повышение точности определения координат объектов. Введенные блок адресации, блок буферных регистров и адаптивная сдвиговая матрица позволяют формировать электронную апертуру - "окно" произвольной формы, подобной распознаваемому объекту. 6 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

{я)s G 06 F 15/336

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ, К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4635923/24 (22) 12,01.89 (46) 30,08,91. Бюл. ¹ 32 (71) Куйбышевский политехнический инсти-, тут им. В.В. Куйбышева (72) С,В, Пискунов, В.В. Сбродов, С.В. Соков и И.В. Тихомиров (53) 681.327.12(088.8) (56) Патент США N 4660164, кл. G 06 F 15/336, опублик. 1987.

Патент США ¹ 4244029, кл. G 06 F 15/336, опублик. 1981. (54) УСТРОЙСТВО РАСПОЗНАВАНИЯ ИЗОБРАЖЕНИЙ

Изобретение относится к автоматике и измерительной технике и предназначено для распознавания двумерных изображений объектов произвольной формы и определения их координат.

Целью изобретения является повышение точности распознавания и точности определения положения распознаваемого объекта.

На фиг. 1 представлена структурная схема устройства распознавания; на фиг, 2— структурная схема блока квантования, цифрового параллельного коррелятора и блока выделения экстремума; на фиг, 3 — струк-. турная схема блока адресации; на фиг. 4— структурная схема блока динамической памяти; на фиг, 5 — структурная схема адаптинной сдвиговой матрицы; на фиг. 6— различные формы электронной апертуры

"окна".

Предлагаемое устройство (фиг. 1) содержит телевизионную камеру (TB K) 1, блок адресации БА 2, блок буферных регистров ББР

„„5U„„1674153 А1 (57) Изобретение относится к области автоматики и измерительной техники и предназначено для распознавания двумерных изображений объектов произвольной формы и определения их координат, Цель изобретения — повышение точности распознавания и повышение точности определения координат объектов. Введенные блок адресации, блок буферных регистров и адаптивная сдвиговая матрица позвал я ют формировать электронную апертуру — "окно" произвольной формы, подобной распознаваемому объекту. 6 ил.. 3, блок выделения экстремума БВЭ 4, блок квантования БК 5, блок динамической памяти БДП 6, адаптивную сдвиговую матрицу

АСМ 7, цифровой параллельный коррелятор (ЦПК) 8, Блок квантования 5 (фиг, 2а) содержит интегратор 9, линию задержки 10, схему сравнения 11, причем входы интегратора 9 и линии задержки 10 объединены и являют- 4 ь ся входом блока, а выходы поключены к входам схемы сравнения 11, выход которой (Jl является выходом блока. (л)

Цифровой параллельный коррелятор (фиг. 2б) содержит 256 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 12, первый сдвиговый регистр 13 на 256 бит, 256 элементов ИЛИ вЂ” НЕ

14, второй сдвиговый регистр 15 на 256 бит, параллельный сумматор 16. Первые входы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 12 являются первым 256-канальным входом ЦПК 8, а вторые входы подключены к выходам сдвигового регистра 13, информационный вход которого является вторым входом бло 1 674153 ка и четвертым входам устройства одновременно, а тактовый вход, обьединенный с тактовым входом сдвигаво а регистра 15, является третьим входом блока и пятым входом устройства одновременно. Информационный вход сдвигового регистра 15 является четвертым входом блока и шестым входом устройства одновременна, а выходы подключены к первым входам элементов

ИЛИ вЂ” НЕ 14, вторые входы которых подключены к выходам элементов ИСКЛЮЧА10. ЩЕЕ ИЛИ 12, а выходы подключены к, входам параллельного сумматора 16, выход которого является выходом блока.

Блок выделения экстремума 4 (фиг. 2в) содержит схему сравнения 17, счетчик 18 и два буферных регистра 19.1 и 19,2, Тактовый вход счетчика 18 является вторым входом блока, а выход подключен к информационному входу буферного регистра 19,2, выход которого является выходом блока и выходом устройства аднав1 еменно, Информационный вход буфер;- ага регистра 19.1, объединенный с первым входом схемы сравнения 17,является первым входом блока, а выход подключен к второму входу схемы сравнения 17, выход которой подключен к тактовым входам буферных регистров 19,1 и 19,2.

Блок адресации 2 (фиг. 3) содержит шестнадцать первых счетчиков 20, второй счетчик 21, шестнадцать мультиплексоров

22 и ждущий мультивибратор 23. Входы разрешения счетчиков 20 объединены с входом установки "0" счетчика 21 и являются первым входом блока, тактовые входы всех счетчиков объединены с входом ждущего мультивибратора 23 ii являются вторым входом блока, входы предварительной установки счетчиков 20 является третьим 16-канальным входом блока. Выходы счетчиков 20 подключены к первым информационным входам мультиплексоров 22, вторые информационные входы которых абьединены и подключены к выха 1у счетчика 21, а управ. ляющие входы объединены и подключены к выходу ждущего мультивибратора 23, который является одновременно вторым выходом блока, а выходы мультиплексоров 22 являются 16-канальным выходом блока.

Блок динамической памяти 6 (фиг. 4) содержит шестнадцать ОЗУ 24 и пятнадцать буферных триггеров 25. Входы режима ОЗУ

24 и тактовые входы триггеров 25 объединены и являются вторым входом блока, информационный вход шестнадцатого ОЗУ 24 является первым входом блока, адресные входы всех ОЗУ 24 являются третьим 16-канальным входом блока. Выходы ОЗУ 24 являются 16-канальным выходом блока, одновременно выход каждого k-га ОЗУ 24 (кроме первого) подключен к информационному входу к-ro триггера 25, выход которого подключен к информационному входу (k-1)5 го ОЗУ 24.

Адаптивная сдвиговая матрица 7 (фиг, 5) содержит 256 мультиплексоров 26 и 256

D-триггеров 27. Первые информационн ые входы мультиплексоров 26 первого сле10 ва столбца являются первым 16-канальным входом блока, а первые входы мультиплексоров 26 прочих E-x столбцов подключены к входам D-триггеров 27 (С-1)-х столбцов.

Прочие информационные входы мульти15 плексоров 26 подключены к выходам определенных 0-триггеров 27, тактовые входы которых обьединены и являются вторым входом блока. Управляющие входы всех мультиплексоров 26 объединены и являются

20 третьим входом блока, Выходы всех D-триггеров 27 являются 256-канальным выходом блока.

Ф Блок буферных регистров 3 содержит семнадцать 8-разрядных буферных регист25 ров, Тактовые входы всех регистров обьединены и являются третьим входом блока и устройства одновременно, информационные входы шестнадцати буферных регистров являются первым 16-канальным входом

30 блока и устройства одновременно, а вход семнадцатого буферного регистра является вторым входом блока, Выходы шестнадцати буферных регистров являются первым 16канальным входом блока, а выход семнад35 цатого регистра — вторым выходом блока.

Устройство работает следующим образом.

Сначала в устройство загружается эталонная информация, например, из ЭВМ. На

40 вход А устройства подаются двоичные коды начальных персональных адресов (НПА), на вход В подается двоичный код формы "окна", на вход С подается тактирующий импульс, по которому данные коды записы45 ваются в ББР 3. На вход D и вход Е одновременно подаются бинарные изображения эталона и маски, на вход Е при этом подается 256 тактирующих импульсов. Эталон записывается в первый сдвиговый регистр 13, 50 а маска — во второй сдвиговый регистр 15

ЦПК 8, После включения ТВК 1 с ее выхода G на вход G БА 2 начинают поступать строчные гасящие импульсы, которые в начале каж55 дай строки устанавливают счетчики 20 в состояние НПА, а счетчик 21 в состояние "0".

С приходом каждого тактирующего импульса (ТИ), поступающего с выхода н ТВК 1 на вход н БА 2, ждущий мультивибратар 23 вырабатывает отрицательный импульс, во

1674153 время которого мультиплексоры 22 коммутируют на выход 6 БА 2 персональные адреса от счетчиков 20, Тактирующий импульс, поступающий на вход I БДП 6, устанавливает ОЗУ 24 в режим чтения, и ри этом чтение осуществляется в соответствии с первоначальным адресом. Когда ждущий мультивибратор 23 возвращается в исходное состояние, то по фронту импульса считан10 ная информация записывается в D-триггеры

27 первого столбца ACM 7, при этом же в матрице происходит сдвиг информации вправо (движение "окна" вдоль строк). Теперь на выходе БА 2 устанавливается общий чика 21. Происходит чтение m-го столбца текущего изображения из ОЗУ 24, который по срезу ТИ записывается в буферные триггеры 25. По срезу ТИ происходит также пе20 реключение адресных счетчиков 20 (НПА увеличивается на единицу). По окончании

ТИ ОЗУ 24 переходит в режим записи и информация из каждого k-ro буферного триггера 25 переписывается в {k — 1)-е ОЗУ

24. Таким образом обеспечивается сдвиг

"окна" в кадровом направлении. Переключение счетчика 21 общего адреса осуществляется по фронту ТИ.

Видеосигнал y(n, m) с выхода ТВК 1 по30 ступает на вход БК 5. В интеграторе 9 вычисляется скользящее среднее у, На выходе схемы сравнения 11 формируется бинарное текущее изображение в соответствии с выражением

О, если y(n, m) у

xT(n m) =

1, если y{n, m) > у

Блок кодирования 5 может быть реализован как в цифровом, так и в аналоговом виде.

40

Функция преобразования видеосигнала в бинарное изображение также может быть различной. Например, при кодировании могут выделяться контура. Важно, чтобы эталон был закодирован аналогичным образом.

С выхода БК 5 текущее изображение последовательно поступает на вход БДП 6, с выхода которого текущее изображение считывается уже столбцами в АСМ 7. В ис50 ходном состоянии ACM 7 представляет из себя шестнадцать сдвиговых регистров по шестнадцать бит каждый. При изменении кода число регистров и их длина может изменяться за счет мультиплексирования целого регистра или его части к выходам регистров других строк. Выборка текущего изображения, формируемая в каждом такте в ACM 7, поступает на вход к ЦПК 8, где вычисляется ордината взаимокорреляционной функции в соответствии с выражением; для всех строк адрес, считываемый со счет- 15

R*(n, m)=

16 (x>(n+k, m+$63 х,(4jvM(k4

k =11=1

С выхода ЦПК 8 числа R*(n, m) поступают на вход БВЭ 4, на вход L которого поступают импульсы с выхода ждущего мультивибратора 23 БА 2. Очередное число

R* (n, m) сравнивается схемой сравнения 17 с числом, хранящимся в первом буферном регистре 19.1, в случае, если текущее значение ординаты больше хранимого, то на выходе схемы сравнения 17 возникает сигнал, по которому текущее значение R* (и, m) записывается в первый буферный регистр

19,1. Этим же сигналом содержимое счетчика 18 переписывается во второй буферный регистр 19.2. Счетчик 18 подсчитывает импульсы синхронные ТИ, следовательно его младшие разряды определяют номер текущего элемента m в строке, а старшие разряды определяют номер и текущей строки.

Таким образом, в БВЭ 4 осуществляется поиск глобального экстремума взаимокорреляционной функции соответствующего идеальному совпадению эталона и объекта, при этом в буферном регистре 19.2 фиксируются его координаты (пэ, п э).

Формула изобретения

Устройство распознавания изображений, содержащее телевизионную камеру, информационный выход которой через блок квантования соединен с информационным входом блока динамической памяти, цифровой параллельный коррелятор, выход которого подключен к информационному входу блока выделения экстремума, выход которого является выходом устройства, о т л ич а ю щ е е с я тем, что, с целью повышения точности распознавания и точности определения положения распознаваемого объекта, оно содержит блок буферных регистров, блок адресации и адаптивную сдвиговую матрицу, два информационных и тактовый входы блока буферных регистров являются соответственно первым, вторым и третьим входами устройства, первый выход блока буферных регистров подключен к информационному входу блока адресации, выход которого подключен к информационному адресному входу блока динамической памяти, тактовый вход которого соединен с первым тактовым входом блока адресации и первым тактовым выходом телевизионной камеры, второй тактовый выход которой подключен ко второму тактовому входу блока адресации, тактовый выход которого подключен к тактовому входу блока выделения экстремума и тактовому входу адаптивной сдвиговой матрицы, первый информацион1674153 ный вход которого подключен к выходу блока динамической памяти, а второй информационный вход соединен с вторым выходом блока буферных регистров, выходы адаптивной сдвиговой матрицы подключены к группе входов цифрового параллельного коррелятора, первый и второй информационные и тактовый входы которого являются соответственно четвертым, пятым и шестым

5 входами устройства, 1674153

Рых

1674153

Составитель А. Кашин

Редактор К. Крупкина Техред М,Моргентал Корректор С. Шевкун

Заказ 2924 Тираж 389 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент". г. Ужгород, ул.Гагарина, 101