Устройство допускового контроля двухканальных усилителей

 

Изобретение относится к контрольноизмерительной технике и может быть использовано для контроля и управления технологическими процессами изготовления двухканальных аналоговых усилителей на интегральных схемах. Цель изобретения - упрощение устройства и повышение точности контроля за счет использования интегратора со сбросом для формирования эталонного напряжения автоматической калибровки . Устройство допускового контроля двухканальных усилителей 1 содержит входzi Ё О 2 Ю CJ 36 38 Фиг.1 40

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

ГОСУДАРСТВЕННЫИ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И OTKPbtTMRM

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

35 36

Фиг.! (21) 4750914/21 (22) 17.10.89 (46) 23.09.91. Бюл. ЬЬ 35 (71) Ташкентский электротехнический институт связи (72) М.Г.Васильева, Л.Н.Гольдфельд и

А.Л. Галиев (53) 621.374.34(088.8) (56) Бортовые системы управления полетом./Под ред. |О,В.Байбородина. — М., Транспорт, 1975, с. 224.

Авторское свидетельство СССР

ЬЬ 1401588, кл. Н 03 К 5/24, G 05 В 1/01, 1986.

ЫЛ 1679423 А1 (st)s G 01 R 31/28, Н 03 К 5/24 (54) УСТРОЙСТВО ДОПУСКОВОГО КОНТРОЛЯ ДВУХКАНАЛЬНЪ|Х УСИЛИТЕЛЕЙ

{57) Изобретение относится к контрольноизмерительной технике и может быть использовано для контроля и управления технологическими процессами изготовления двухканальных аналоговых усилителей на интегральных схемах. Цель изобретения — упрощение устройства и повышение точности контроля за счет использования интегратора со сбросом для формирования эталонного напряжения автоматической калибровки. Устройство допускового контроля двухканальных усилителей 1 содержит вход2

1679423 ную шину 2, элемент ИЛИ 3, интегратор 4 со сбросом, коммутирующий элемент 5, дифференцирующие цепи 6, 14, 15 и триггеры 7, 28-33, ключи 8, 10, амплитудный детектор 9, элемент 11 задержки, вычитающий блок 12, пороговый блок 13, блок 16деления, элемен- ты И 17-20, делитель 21 напряжения, компараторы 22, 23, 24, инверторы 25, 26, 27, выходы 34-40. За счет введения элемента

Изобретение относится к контрольноизмерительной технике и может быть использовано для контроля и управления технологическими процессами йзготовления двухканальных аналоговых усилителей на интегральных схемах, Цель изобретения — упрощение устройства и повышение точности контроля за счет использования интегратора со сбросом для формирования эталонного напряжения автоматической калибровки.

На фиг.1 приведена схема устройства; на фиг.2 —; на фиг.3— схема интегратора со сбросом; на фиг.4— схема элемента задержки; на фиг.5 — еременные диаграммы работы устройства.

Устройство допускового контроля двухканальных усилителей 1 содержит входную шину 2, элемент ИЛИ 3, интегратор 4 со сбросом, коммутирующий элемент 5, вторую дифференцирующую цепь 6, первый триггер 7, первый ключ 8, амплитудный детектор 9, второй ключ 10, элемент 11 задержки, вычитающий блок 12, пороговый блок

13, первую 14 и третью 15 дифференцирующие цепи, блок 16 деления, четвертый 17, первый 18, второй 19 и третий 20 элементы

И, делитель 21 напряжения, первый 22, второй 23 и третий 24 компараторы, первый 25, второй 26 и третий 27 инверторы, второй 28, шестой 29, четвертый 30, третий 31, пятый

32 и седьмой 33 триггеры, первый 34, пятый

35, третий 36, второй 37, четвертый 38,шестой 39 и седьмой 40 выходы, Блок 16 деления (фиг.2) содержит ключи

41 и 42, логарифмирующие усилители 43 и

44, вычитающий элемент 45, антилогарифмирующий элемент 46.

Интегратор 4 со сбросом (фиг.3) содержит диод 47, резистор 48, конденсатор 49, усилитель 50 и транзистор 51.

Элемент 11 задержки (фиг.4) содержит диод 52, элемент И-НЕ 53, элемент НЕ 54 и конденсатор 55.

ИЛИ 3, интегратора 4 со сбросом и элемента

11 задержки обеспечивается исключение сложных элементов формирования эталонного напряжения калибровки по первому каналу и автоматического перезапуска устройства, а также повышение точности контроля за счет сравнения измеряемого параметра с непрерывным эталонным сигналом, 5 ил, Входная шина 2 соединена с клеммой для подключения входа объекта контроля (двухканального усилителя 1), клеммы для подключения первого и второго выходов которого соединены соответственно с входами первого 8 и второго 10 ключей, соединенных выходами через амплитудный детектор 9 с первыми входами порогового блока 13 и вычитающего блока 12, соединенного выходом с первыми входами блока 16 деления, первого 22, второго 23, третьего 24 компараторов, соединенных вторыми входами соответственно с первым, вторым и третьим выходами делителя 21 напряжения, а входом с вторым входом блока 16 деления.

Выход первого триггера 7 соединен с управляющим входом первого ключа 8. Выход

nepBoro компаратора 22 соединен непосредственно с первыми входами первого 18, второго 19 и третьего 20 элементов И, а через первый инвертор 25 — с первым входом четвертого элемента И 17. Выход второго компаратора 23 соединен непосредственно с вторыми входами второго 19 и третьего 20 элементов И, а через второй инвертор 26 — с вторыми входами четвертого 17 и первого 18 элементов И, выход третьего компаратора 24 соединен непосредственно с третьим входом третьего элемента И 20, а через третий инвертор

27 — с третьими входами первого 18, второго

19 и четвертого 17 элементов И. Четвертые входы первого 18, второго 19, третьего 20 и четвертого 17 элементов И соединены с третьим входом блока 16 деления. Выход порогового блока 13 соединен через первую дифференцирующую цепь 14 с первым входом первого триггера 7, соединенного вторым входом через вторую дифференцирующую цепь 6 с выходом коммутирующего элемента 5, соединенным с первым входом второго 28, третьего 31, четвертого 30, пятого 32 и шестого 29 триггеров, первый выход седьмого триггера 33

1679123 соединен через третью дифференцирующую цепь 15 с вторым входом второго триггера 28. Выходы второго 28, третьего 31, четвертого 30, пятого 32, шестого 29 и первый выход седьмого 33 триггеров являются соответственно первым 34, вторым 37, третьим 36, четвертым 38, пятым 35 и шестым 39 выходами устройства. Выходы первого 18, второго 19, третьего 20 и четвертого

17 элементов И соединены соответственно с вторыми входами четвертого 30, третьего

31, пятого 32 и шестого 29 триггеров. Выход блока 16 деления является седьмым выходом 40 устройства. Первый, второй, третий и четвертый входы элемента ИЛИ 3 соединены соответственно с выходами третьего

31, шестого 29, четвертого 30 и пятого 32 триггеров, выход — с входом коммутирующего элемента 5 и с первым входом седьмого триггера 33, управляющий вход интегратора 4 со сбросом соединен с выходом первого триггера 7. сбросовый вход — с выходом третьей дифференцирующей цепи 15, а выход — с вторым входом порогового блока 13, с входом делителя 21 напряжения, с вторым входом аычитающего блока 12, второй вход седьмого триггера 33 соединен с выходом первой дифференцирующей цепи 14, второй выход — непосредственно с управляющим входом второго ключа 10, а через элемент 11 задержки с четвертым входом первого элемента И 18.

Устройство допускового контроля работает следующим образом.

При включении питания устройства (в момент t=0) сигналом системного сброса, цепи подачи которого на триггеры 29-33 не показаны, на выходе триггера 33 и на выходах триггеров 29-32 устанавливается сигнал логической единицы, при этом появляется сигнал логической единицы на выходе элемента ИЛИ 3 (фиг.5.1), который подается на коммутирующий элемент 5 (кнопка "Пуск" ).

Перед началом контроля к входной шине 2 подключается испытуемый двухканальный усилитель (объект контроля 1), на который подается испытательный сигнал

U<>(t) =U«sin в t, где Umc — амплитудное значение входного сигнала, При нажатии элемента 5 на входы триггеров 7 и 28, а также вторые входы триггеров

29-32 поступает импульс с дифференцирующей цепи 6 (фиг.5.2), который переводит триггеры 29-32 в исходное состояние, при котором на выходы 35-38 устройства поступают сигналы логического нуля, на выходе триггера 28 появляется сигнал логической единицы, поступающий через выход 34 устройства нэ табло, где зажигается надпись

"ИСПЫТАНИЕ", одновременно сигнал логической единицы появляется на выходе триггера 7 (фиг.5.3), Этот сигнал подается на информационный вход интегратора 4 и на5 пряжение Uq(t) на выходе интегратора начинает линейно нарастать (фиг.5.4). При этом напряжение, усиленное первым каналом двухканального усилителя (объекта контроf1R 1)

10 U, (t) =К1О sin го,t, (1) где K1 — коэффициент усиления первого канала, поступает через ключ 8 на амплитудный детектор 9, выходное напряжение которого при этом определяется аыражени15 ем (-)9 (t) = K1K9Umc (1) где Kg- коэффициент передачи амплитудного детектора 9, Напряжение Ug((1) с выхода амплитуд(1);

2(чого детектора 9 подается на вход вычитаю, его блока 12 и на вход порогового блока

i, . Одновременно на делитель 21 напряжения. на входы вычитэющего блока 12 и Ro рогового блока 13 подается линейно

25 нарастающее напряжение Un(t) с выхода интегратора 4 (фиг.5.4), С течением времени (фиг.5.4) напряжение Un(t) приближается по (1) величине к напряжению Ug )(t). При этол1 напряжение U1 () на выходе вычитающего 1В)

30 блока 12 уменьшается, так как

U 12 (t) =Ug jt) U4(t)

При некотором значении () 1(с) а момент

t1 выполняется условие

Un(t1)=-K1KgUmc вх (1)

35 При этом напряжение нэ вь:ходе вычитающего блока 12 становится равняем нулю, а на выходе порогового блока 13 появляется сигнал логической единицы (фиг.5.5), который через дифференцирующую цепь 14 по40 дается на второй вход триггера 7 и первый вход григгера 33. Этим сигналом сбрасывается триггер 7 (фиг.5.3), сигнал логического нуля с выхода которого запирает ключ 8 и переводит интегратор 4 из режима линейно45 го интегрирования в режим запоминания.

Напряжение на выходе ин;..i-ратора 4 устанавливается при этом на уровне 04() (фиг.5.4). Этот же сигнал с диф4 еренцирующей цепи 14 опрокидывает триггер 33. На

50 его выходе появляется сигнал логической единицы (фиг.5.6), который отпирает ключ

10, переводя устройство из режима автоматической калибровки а режим изл1ерения.

Сигнал логической единицы с выхода триг55 гера 33 подается также через элемент 11 задержки со сдвигом т11 (фиг.5.7) на вход блока 16 деления и входы элементов И 1720. Время задержки т11 фронта импульса

Uzs(t), определяемое величиной емкости

1679423

8 конденсатора 55 (фиг.4), выбирается больше времени переходных процессов в амплитудном детекторе 9 и вычитающего блока 12.

При подаче этого сигнала отпираются ключи

41 и 42 блока 16 деления и элементы И

17-20.

При отпирании ключа 10 на амплитудный детектор 9 поступает напряжение испытательного сигнала, усиленного во втором канале испытуемого двухканального усилителя (объекта контроля 1)

Uex2(t)=K2Umc $(П М т, где Кг — коэффициент усиления второго канала двухканального усилителя.

При этом с выхода амплитудного детектора 9 на вход вычитающего блока 12 поступает на(пряжение

09 (t)=K2K90mex.

2)

На выходе вычитающего лока 12 формируется при этом сигнал 012 ф), определяемый с четом (1) выражением

U12 (t)=K2K9Umex К1К90твх, (2)

Это напряжение подается ч,рез первый вход в одну ветвь блока 16 деления. Через второй вход в другую ветвь блока 16 подается при этом напряжение 04(t1) с выхода интегратора 4, определяемое выражением

04(т1)=К1K9Umвх. (3)

При отпирании ключей 41 и 42 блока I 6 деления и подаче на его входы напряжений

012((t) и U4(t1) соответственно на выходах логарифмирующих усилителей 43 и 44 блока

16 деления формируются сигналы вида п012 (t) и InU4(t1), которые подаются на вычитающий элемент 45 блока 16 деления, формируя на его выходе напряжение (2) т

045 (t) = In 0 Ю (t) In L4 (t1) = In которое в антилогарифмирующем блоке 46 блока 16 деления преобразуется к виду

046(С)=012 )(т) U4(t1)=K9Umex(K2 K1)/K9Umex K1=

=Кг-K1/K1- =д К12, т.е. равное коэффициенту рассогласования двухканального усилителя 1 д К1г. Это напряжение через выход 40 устройства подается на регистрирующее устройство, воспроизводящее или регистрирующее величину коэффициента рассогласования двухканального усилителя.

Параллельно с регистрацией коэффициента рассогласования испытуемого двухканального усилителя 1 производится его разбраковка по величине рассогласования.

С этой целью делитель 21 формирует из напряжения U4(t), подаваемого на его вхоа, пороговые напряжения U21 ), U21(), U21

1) (г) подаваемые соответственно на компараторы 22-24 и определяемые выражениями

Uzi(> Ua(t>I(A; 0иР=04(и)/В;

021 =04(11)/С, 5 .где А>В>С вЂ” коэффициенты деления, определяемые допустимым уровнем рассогласования двухканальных усилителей первого, второго и третьего сорта, На другой вход каждого из компараторов 22-24 поступает напряжение 012((t), сп(2) ределяемое выражением (2).

Если U122)(t) < 021 ), на выходах всех трех компаратсров 22-24 — сигналы логического нуля, на выходах инверторов 25-27— сигналы логической единицы, тогда на выходе элемента И 17, отпираемого импульсом с элемента 11 задержки (фиг.5.7), появляется сигнал логической единицы, спрскидывающий триггер 29. На выходе триггера 29 при этом появляется сигнал логической единицы, относящий испытуемый усилитель к первому сорту, подаваемый на первый вход элемента ИЛИ 3 и через выход 35 устройства, либо на регистратор сорта изделия, либо

25 на исполнительный механизм, распределяющий испытуемые усилители по сортам.

Если 021(1) < 012()(1) <021(2) на выходе компаратсра 22 сигнал логической единицы, а на выходах ксмпаратсров 23 и 24—

30 сигналы логического нуля, при этом на выходе элемента И 18, открываемого импульсом с элемента 11 задержки (фиг.5.7),— сигнал логической единицы, опрокидывающий триггер 30, На выходе триггера 30 при

35 этом появляется сигнал логической единицы, относящий испытуемый-усилитель к второму сорту и выступающий на второй вход элемента ИЛИ 3, а также через выход 36 устройства допускового контроля на регист40 ратор сорта изделия либо на исполнительный механизм

Если 021(<012()(т)< 021(), на выходах ксмпараторов 22 и 23 сигналы логической единицы, а на выходе компаратсра 24 — сиг45 нал логического нуля, при этом на выходе элемента И 19, отпертого импульсом с элемента 11 задержки (фиг.5.7), — сигнал логической единицы, опрокидывающий триггер

31. На выходе триггера 31 при этом появля50 ется сигнал логической единицы, относящий испытуемый усилитель ктретьему сорту и поступающий на третий вход элемента

ИЛИ 3, а также через выход 37 устройства допускового контроля на регистратор сорта

55 изделия либо на исполнительный механизм.

Если 012()> 021(),,сигнал логической (31 единицы формируется на выходах компараторов 22-24, при этом формируется сигнал логической единицы на выходе элемента И

20. отпертого импульсом с элемента 11 за1679423

10 держки (фиг.5,7), опрокидывающий триггер

32. На выходе триггера 32 при этом появляется сигнал логической единицы, относящий испытуемый усилитель к забракованным и поступающий на вход элемента ИЛИ 3, а также через выход 38 устройства допускового контроля на регистратор брака либо на исполнительный механизм, В том случае когда один иэ каналов испытуемого усилителя неисправен, напояжение на выходе вычитающего блока 12 максимально, выполняется условие

О1г")> g21(2) и усилитель забракован.

При появлении на одном из входов элемента ИЛИ 3 сигнала логической единицы с какого-либо из триггеров 29-32 на выходе элемента ИЛИ 3 появляется сигнал логической единицы (фиг.5.1). Этот сигнал попадает на вход триггера 33, при э гом триггер 33 опрокидывается (фиг.5.6), на его выходе появляется сигнал логического нуля, запирающий ключ 10, элементы И 17-20, ключи 41 и

42 блока 16 деления.

На выходе триггера 33 появляется сигнал логической единицы (фиг.5.8), Передний фронт этого сигнала, выделенный дифференцирующей цепью 15 (фиг.5.9), осуществляет сброс интегратора 4 (фиг.5.4) и опрокидывает триггер 28, на выходе которого при этом сигнал логической единицы сменяется сигналом логического нуля, в результате чего гасится надпись "ИСПЫТАН И Е" на световом табло, подкл ючен ном к выходу 34 устройства допускового контроля.

B то же время сигнал логической единицы с выхода триггера 33 подается через выход 39 устройства допускового контроля либо на световое табло, зажигая надпись

"КОНЕЦ ИСПЫТАНИЯ", либо на исполнительный механизм, подавая команду о смене испытуемого обьекта.

Таким образом, в предлагаемом устройстве за счет введения элемента ИЛИ 3, интегратора 4 со сбросом, элемента 11 задержки обеспечивается исключение более сложно выполненных преобразователя импульсного напряжения в постоянное, мультивибратора, ключа, генератора импульсов, что упрощает устройство. При этом повышается точность контроля, так как эталонное напряжение на входы блоков 12 и 13

50 задается не в квантованном виде, а непрерывно. 55

Формула изобретения

Устройство допускового контроля двухканальных усилителей, содержащее входную шину, соединенную с клеммой для подсоединения входа обьекта контроля, клеммы для подключения первого и второго выходов которого соединены соответственно с входами первого и второго ключей., соединенных выходами через амплитудный детектор с первыми входами порогового блока и вычитающего блока, соединенного выходом с первыми входами блока деления, первого, второго, третьего компараторов, соединенных вторыми входами соответственно с пеовым. вторым v, третьим выходами делителя напряжения, соединенного входом с вторым входом блока деления, выход первого триггера соединен с управляющим входом первого ключа, выход первого компаратора соединен непосредственно с первыми входами первого, второго и третьего элементов И, а через первый инвертор— с первым входом четвертого элемента И, выход второго компаратора соединен непосредственно с вторыми входами второго и третьего элементов И, а через второй инаертор — с вторыми входами четвертого и первого элементов И, выход третьего компаратора соединен непосредственно с третьим входом третьего элемента И, а через третий инвертор-с третьими входами первого, второ о и четвертого элементов И, четвертые входы первого, второго, третьего и четвертого элементов И соединены с третьим входом блока деления, выход порогового блока соединен через первую дифференцирующую цепь с первым входом первого триггера, соединенного вторым входом через вторую дифференцирующую цепь с выходом коммутирующего элемента, а непосредственно вторым входом — с первым входом второго, третьего, четвертого. пятого и шестого триггеров, первый выход седьмого триггера соединен через третью дифференцирующую цепь с вторым входом второго триггера, выходы второго, третьего, четвертого, пятого, шестого и первый выход седьмого триггера являются соответственно первым, вторым, третьим, четвертым, пятым и шестым выходами устройства, выходы первого, второго, третьего и четвертого элементов И соединены соответственно с вторыми входами четвертого, третьего, пятого и шестого триггеров, выход блока деления является седьмым выходом устройства, о тл и ч а ю щ е е с я тем, что, с целью упрощения устройства и повышения точности контроля за счет использования интегратора со сбросом для формирования эталонного напряжения автоматической калибровки, в него введены интегратор со сбросом, элемент задержки и элемент ИЛИ, причем первый, второй, третий и четвертый входы элемента

ИЛИ соединены соответственно с выходами третьего, шестого и четвертого и пятого

11

1679423

12 триггеров, выход — с входом коммутирующего элемента и с первым входом седьмого триггера, управляющий вход интегратора со сбросом соединен с выходом первого триггера, сбросовый вход — с выходом третьей дифференцирующей цепи. а выход — с вторым входом порового блока, с входом делители напряжения, с вторым входом вычитающего блока, второй вход седьмого триггера соединен с выходом первый дифференцирующей цепи, второй выход—

5 .непосредственно с управляющим входом второго ключа, а через элемент задержки— с четвертым входом первого элемента И.

1679423

5) $5

5;7

Составитель В.Дворкин

Техред М.Моргентал Корректор О.Ципле

Редактор Н.Тупица

Проиэводственно-издательский комбинат "Патент", r. Ужгород, ул.Гагарина, 101

Закаэ 3212 Тираж Подписное

ВНИИПИ Государственного комитета по иэобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5