Устройство для диагностирования логических схем

 

СООЭ ООВЕТСНИХ

РЕСПУБП4К (g1)g 01 R .7311

ОПИСАНИЕ ИЗОБРЕТЕНИЯ (РЪ

OO

Д ) д

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

П И ГКНТ СССР

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ. (21) 4624064/21 (22) 22.12,88 (46) 15. 10. 91. Бкл, h» 38 (72) С. С.Тарашкевич, В.И,Соловьев, А.Н.Статкевич, Ю,К.Воронов, В.Б.Шаповал и В.Ф,Новиков (53) 621.317.799(088.8) (56) Контроль устройств на интегральных схемах/Под ред,Б,П.Креденцера, Киев.: 1986, с.87-88, рис.22(б) .

Ф

Авторское свидетельство СССР

Ф 1297060, кл. Г 06 F 11/26, 1985. (54) УСТРОЙСТВО ДЛЯ ДИАГНОСТИРОВАНИЯ

ЛОГИЧЕСКИХ СХЕг1 .(57) Изобретение относится к контрольно-измерительной технике и может быть использовано для диагностирования логических микросхем и цифровых устройств, построенных на их основе.

„,SU„„1684757 А 3

Пель изобретения — повышение достоверности контроля эа счет воэмонности контроля переходньж процессов объекта контроля в заданном промежутке времени — достигается путем введения в устройство блока 3 питания, генератора 4 такговых импульсон, коррелятора 5, блока 6 выделения и преобразования импульсов тока, линии задержки 7, блока 9 начальной установки, блока 10 управления, блока 12 сравнения, счетчика 14, блока 16 постоянной памяти, блока 17 оперативной памяти и образования ноных функциональных связей. Устройство также содержит генератор 1 тестовых воздействий, контролируемую схему 2, аналого-цифровой преобразователь 8, блок 11 сравнения, счетчик 13, блок 15 постоянной памяти, блок инпикации 8, 5 ил.

1684757

Изобретение относится к контрольно-измерительной технике и может быть использовано для диагностирования логических микросхем и цифровых устройств, построенные на их основе.

Цель изобретения — повышение достоверности контроля за счет возможности контроля переходных процессов объекта контроля в заданном проме- 10 жутке времени.

На фиг. 1 приведена блок-схема устройства для диагностирования логических схем, на Фиг. 2 — принципи— альная схема блока управления, на 15 фиг. 3 — блок-схема коррелятора, на фиг. 4 — принципиальная схема блока оперативной памяти, на Фиг. 5 — временные диаграммы работы устройства.

Устройство (фиг.1) содержит ге- 20 нератор 1 тестовых воздействий, контролируемую схему 2, блок питания 3, генератор 4 тактовых импульсов, коррелятор 5, блок 6 выделения и преобразования импульсов гока, линию задержки (ЛЗ) 7, аналого-цифровой преобразователь (АЦП) 8, блок 9 начальной установки, блок 10 управления, первый 11 и второй 12 блоки сравнения, первый 13 и второй 14 счет- 30 чики, первый 15 и второй 16 блоки йостоянной памяти, блок 17 оперативной памяти, блок 18 индикации с соответствующими связями.

Устройство согласно фиг.2 содержит первый инвертор 19, триггер

20 установки режима работы устройства, первый элемент И 21, второй элемент И 22, первый элемент И-НЕ 23, D-триггер 24, второй элемент И-НЕ . 40

25, третий элемент И 26, триггер 27 включения блока индикации, буферный элемент 28, четвертый элемент И 29, пятый элемент И 30, второй инвертор 3 1 с соответствующими связями.

Устройство согласно Фиг.3 . содержит К дискретных линий задержки (32. 1, 32.2-32.К), перемножители (33. 1, 33.2...33.Y+1), интеграторы (34.1, 34,2...34,К+1) сумматор 35, 50 с соответствующими связями. л

Дискретность задержки Д выбирается из условия Д = 0, где

Л т

F — тактовая частота.

Интеграторы выполнены на RC-цепочках.

Устройство согласно фиг. 4: содержит восемь регистров 36. 1, 36. 2...36.8, элемент И 37, буФерный элемент 38, с соответствующими связями.

Блок индикации 18 включает в себя формирователь кодов, светодиодную матрицу и элементы согласования, с соответствующими связями.

Устройство работает следующим образомом.

Тестовый сигнал с выхода генератора 1 тестовых воздействий поступает на информационный вход контролируемой схемы 2, в цепи питания которой появляются импульсы тока, как реакция на входной тестовый сигнал.

Эти импульсы выделяются, усиливаются, преобразуются в импульсы напряжения блоком 6 выделения и преобразования импульсов тока и поступают на первый вход коррелятора 5, на второй вход которого поступает тестовый сигнал с выхода генератора 1 тестовых воздействий.. Генерирование тестового сигнала с заданными характеристиками: осуществляется с помощью сдвигового регистра с обратными связями, позволяющего получать периодическую псевдослучайную последовательность, у которой автокорреляционная функция близка к О -функции. Коррелятор 5 измеряет взаимную корреляционную функцию между сигналами на его первом и втором входах, которая является корреляционным портретом контролируемой схемы 2. АЦП 8 преобразует сигнал на выходе коррелятора (корреляционный портрет) в цифровую форму, которая запоминается в блоке 17 оперативной памяти, Во втором блоке сравнения 12 отсчеты корреляционного портрета контролируемой схемы сравниваются с отсчетами эталонного корреляционного портрета, которые хранятся во втором блоке 16 постоянной памяти в цифровой форме. Второй счетчик 14 в соответствии с поступающими на его счетный вход тактовыми импульсами задает адреса, по которым хранятся отсчеты эталонного корреляционного портрета во втором блоке

16 постоянной памяти. В случае, если все отсчеты эталонного корреляционного портрета и измеренного корреляционного портрета контролируемой схемы совпадают, то в блоке 18 индикации "горит" цифра "0". На этом диагностирование заканчивается. Ес84757 6 бь! с<><ного >,>де>>< . 1тс т< >i

5 16 ли хотя бы один отсчет эталонного корреляционного портрета и измеренного не совпадают, то блок 10 управлЕния переключает тактов>е импульсы генератора 4 тактовых импульсов на счетный вход первого счетчика 13, который задает адрес эталонных корреляционных портретов характерных неисправностей, хранящихся в первом блоке 15 постоянной памяти. При совпадении в первом блоке сравнения 11 эталонного корреляционного портрета одной из характерных неисправностей с измеренным, хранящимся в блоке 17 оперативной памяти, блок 18 индикации

"нысвечинает" код этой характерной неисправности, хранящийся в первом блоке 15 постоянной памяти по тому же адресу, На этом процесс диагностирования заканчивается.

Исходное состояние блока 10 управления, Триггеры 20 и 27 блока управления 10 находятся н единичном состоянии, триггер 24 может быть в любом состоянии. Низкий уровень логического сигнала с инверсного выхода триггера 27 запрещает прохождение тактовых импульсов с четвертого входа блока в устройство диагностирования.

Работа блока управления 10 в динамическом режиме. С нажатием кнопки

"Пуск" на блоке 3 начальной установки вырабатывается импульс положительной полярности, который, поступая на 5-й вход блока управления 10, через инвертор 31 устанавливает триг.геры 20, 24 и 27 в нулевое состояние, Высокие уровни логических сигналов с инверсных выходов триггеров 27 и

20 разрешают прохождение тактовь>х импульсов с четвертого нхода блока управления 10 через элемент И 30 на первый выход блока 10 управления, а через элемент И 22 — на второй выход блока управления 10. При этом по каждому тактовому импульсу производится отсчет значения корреляционного портрета контролируемой схемы 2 в АПП 8.

Результат сравнения этих отсчетов с эталонными в блоке сравнения 12 поступает на нторой вход блока управления 10 и через элемент И 23 записывается н триггер 24 задержанными тактовыми импульсами, поступающими с шестого нхода блока 10 на тактовый вход триггера 24. При появлении хотя реляционного портрета»и <к»>>; 1.<»» .. и>;: < с> "г, с, нн а с нт< р< го ><х< да

< л<>. . . 1 . < i < ><> :. » сp< -< . <>< 5<1 >1 пеГ не; ет т; .- "геp " - » >,или . >< е состоя HHE ..- :<отор<1м < >i и О< т1 >(с i ся независим< <; >) -3<. >яьт!>те» лр< ; их сравнений. П ок< и <ан>и; пa0p;» < етчика 14 импуг ьс т>ереполненпл с третьего входа бл на управления 10 через иннертор 19 запишет н регистр 20 состояние три ;-ера 24. Если все отсчеты сонлад .т с эталон>н>м, то триггеры 20 и 24 останутся н нулевом состояйии, а им>ульс переполнения счетчика 14 через иннертор 19, элементы

И-HF. 25, элемент И 26, переведет н единичное состояние триггер 27, единичный сигнал с прямогс> выхода которого через пятый выход блока 10

1> >1 управления разрешит вилик; цию коr ." 0 (логическая схема исправна), записанного по нулевому адресу в блоке постоянной памяти 15, Низкий уровень логического сигнала с иннерс.ного выхода триггера 27 запретит прохождение тактовых импульсон чере3 элемент И 30.

Если же хотя бы олин отсчет не совпадет с эталоннь>м, триггер 27 ос— тане тся в нулевом состс>янин, единичное состояние триггера 24 импул ьсом переполнения счетчика 14 с 3-го входа блока управления через иннертор 19 запишется в триггеp ?0, ниэ— кий уровень логического сигнал-i с инверсного выхода которого запретит прохождение тактовых импульсон через элемент И 22, а через третий нь>ход блока 10 управления запретит зались н блок оперативной памяти 17. Единичный сигнал с прямого выхода триг, гера 20 разрешит прохождение тактоных импульсов через влемяHT И 21 на четвертый выход блока 10 управления, а также разрешит поступление задер:— жанных тактовых импульсов с шестого входа блока управления 10 через элемент И 29 на .тактовый вход тригге а

27. Начнется процесс сравнения всего корреляционного портрета диагностируемой логической схемы с эталонными корреляционными портретами логической схемы при различных неисправностях в ней и хранящимися в блоке 15 постоянной памяти. В каждом такте сравниваются снятый корреляционный портрет и один из эта1684757. онньм. При их совпадении появившийся На первом входе блока 10 управления логический сигнал низкого уровня через буферный элемент 28 задержанным тактовым импульсом с

5 шестого входа блока 10 управления переводит триггер 27 в единичное состояние, высокий уровень логического сигнала с выхода которого разрешает индикацию кода характерной неисправности, хранящийся в блоке 15 постоянной памяти по адресу, задаваемому счетчиком 13.

В случае, если ни один иэ эталонных портретов характерных неисправностей не совпадает со снятым, то после полного перебора адресов импульс переполнения счетчика 13, поступающий на седьмой вход блока 10 управления через элемент И 26, ус— тановит триггер 27 в единичное состояние, а блок индикации 18 высветит код, хранящийся по последнему адресу в блоке 15 постоянной памяти. Это ro- 25 ворит о том, что проверяемая схема имеет нехарактерную неисправность.

Работа блока памяти. При высоком уровне логического сигналя ня втором входе блока оперативной памяти 17, тактовые импульсы, поступающие на его 1-й вход, производят запись ин формации в регистр 36,1 и перезапись информации иэ регистра 36,1 в регистр

36.2 и т.д.

Низкий уровень логического сигHяла на втором входе блока оперативной памяти 17 запрещает запись и сдвиг информации в регистрах 36.

Работа блока 18 индикации, При низ-„ ком уровне логического сигналя íà yITравляющем входе преобразователя кодов на всех егG выходах имеется низкий потенциал, при этом ни адин иэ элементов светодиодной матрицы Hp

45 светится. Постугление высокого уровня логического сигнала ня управляющий вход преобразователя кодов разрешает преобразование двоичного кода в потенциальный для его индикации светоди50 одной мятрицей.

На второй вход коррелятора 5 с выхода генератора 1 задающих воздействий поступает тестовый сигнал (фиг.5 а), на первый вход корреля55 тора 5 поступают импульсы напряжения (фиг.5$) с выходя блока 6 преобразования импульсов тока, как реакция контролируемой схемы 2 ня тестовый сигнал по цепи питания.

Коррелятор 5 измеряет взаимную корреляционную функцию двух входных сигналов (фиг,5 а, (), которая является корреляционным портретом (фиг.5 g ) контролируемой схемы 2.

Импульсы тока в цепи питания контролируемой схемы показаны ня фиг.5

Взаимную корреляционную функцию для фиксированных значений задержр,л л ки ь, 2 (,..., К ь получают на выхоi ях интеграторов, следующих эа перемножителями. На выходе сумматора 35 получают непрерывный график взаимной корреляционной функции (фиг.5). фор мула из обре тения

Устройство для диагностирования логических схем, содержащее генератор тестовых воздействий, клеммы для подключения объекта контроля, аналого †цифров преобразователь, первый счетчик, первый блок постоянной памяти, первый блок сравнения, блок индикации, причем первый вьмод

-ервого счетчика соединен с адресным входом первого блока постоянной памяти, первый информационный выход котспого соединен с первым входом перь го блока сравнения, а второй— с информационным входом блока индикации, о тличающее ся тем, что, с целью повышения до стовер ности контроля, в него введены блок питания, генератор тактовых импульсов, коррелятор, блок выделения и преобразования импульсов тока, линия задержки, .блок начальной установки, блок управления, второй блок сравнения, второй счетчик, второй блок постоянной, памяти, блок оперативной памяти, выход блока питания соедидикeH с цепью питания контролируемой схемы и входом блока выделения и преобразования импульсов тока, выход которого соединен с первым входом коррелятора, второй вход которого подключен к выходу генератора зядякцих воздействий, выход которого соединен с информационным входом контролируемой схемы, выход коррелятора подключен к информационному входу аналого1 цифрового преобразователя, информационный выход которого соединен с первым информационным входом второго

1684757

l5

20 блока сравнения и с информационным входом блока оперативной памяти, выход которого подключен к вт .>очу входу первого блока сравнения, зьг .д которого соединен с первым входом блока управления, второй вход котов рого соединен с выходом второго блока сравнения, второй вход которого подключен к информационному выходу второго блока постоянной памяти, адресный вход которого соединен с первым выходом второго счетчика, второй выход которого подключен к третьему входу блока управления, первый выход которого соединен с входом линии задержки и с тактовыМ входом генератора задакщих воздействий, четвертый вход блока управления соединен с выходом генератора тактовых импульсов, второй ri i::. д блока упр анне ния и -Л .л н .. к такт .вому входу аналогс -цифрового

riper бра ователя и к счетному входу второ. : ".,е г.ч.а, ных щ блока началь»о. ус-.ан" вк . ецинсг е у-чановсчными входам.-. . ратора тестовых воа- ействий, . :.. восо и второго счетчиков и r пятым в) . ы ом глокР управления шестой вход которого подключен к выходу линии задержки и к первому входу блока оперативной памяти, третий выход блока управления подключен к второму входу блока оперативной памятки, четвертый выход блока управления соединен со счетным входом первого счетчика, второй выход которого соединен с седьмым входом блока управления, пятый выход которого подключен к входу блока индикации.

1684757

168415?

В 10ис . яс

Редактор Н.Шитев

Заказ 350á Тирах Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Иосква, Ж-35, Рауаская наб., д, 4/5

Производственно-издательский комбинат "Патент", г. Ухгород, ул. Гагарина, 101

i) U

s) Составитель E.Ñòðoêâíü

Техред Л.Сердюкова Корректор Н.Ревская