Устройство определения разности двух чисел

 

ОПИСАНИЕ

ИЗОЬРЕтЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

l7999O

Сокгз Советских

Социалистических

Республик

qC

Зависимое от авт. свидетельства №

Заявлено 14.Х.1963 (№ 860853/26-24) с присоединением заявки ¹

Приоритет

Опубликовано 28.11.1966. Бюллетень Л" 6

Дата опубликования описания !9. Р,.!966

42m> 14сз

2l a:, 35е йсмитет оо делам изобретений и открытий лри Совете Министров ссср

ЯПК 6 06f

Н 03!<

УДК 681.142(088.8) Авторы изобретения

Д. С. Терешков, Е. А. Александров, A. В, Хмелевской

Заявитель

УСТРОЙСТВО ОПРЕДЕЛЕНИЯ РАЗНОСТИ ДВУХ ЧИСЕЛ

Известны устройства определения разности двух чисел, выполненные на сдвнгающем регистре на ферритовых сердечниках.

Предложенное устройство отличается тем что в нем выходы сдвигающего регистра, длина которого равна удвоенной константе минус единица, от участков сдвигающего регистра, длиною, равной половине константы, подсоединены через схемы «ИЛИ» к первым входам первой, второй, третьей и четвертой схем совпадения, вторые входы которых подключены к источнику импульсов опроса результата операции; выходы первой и третьей схем совпадения соединены с единичными входами первого триггера, а выходы второй и четвертой схем — с единичными входами второго триггера, нулевые входы которых подсоединены к источнику импульсов установки нуля, а также к выходу схемы «ИЛИ» съема минимальной разности; выходы триггеров через клапаны, подсоединенные также к источнику серии импульсов съема минимальной разности, и схемы задержки, подключенные и ключам прямого н обратного счета, выход нулевого разряда регистра и источник импульсов опроса результата операции подключены ко входам пятой схемы совпадения; выходы крайних старших разрядов и выходы первых разрядов подсоединены через схему «ИЛИ» ко входу шестой схемы совпадения, второй вход которой через схему «ИЛИ» подключен к выходам триггеров; а выходы пятой схемы совпадения и шестой схемы совпадения соединены со входами схемы «ИЛИ» выделения минимальной разности.

Зто позволяет определить разность двух чисел, меньших заданной константы, определить разность константы и разность этих чисел, определить минимальную разность из этих двух

10 разностей, а также определить ее знак.

На чертеже представлена блок-схема предлагаемого устройства.

Анализатор минимальной разности состоит из регистра 1 разности, схем 2 «ИЛИ» и схем

15 3 совпадения, объединяющих выходы со всех сердечников регистра в группы минимальных разностей т „и «ц„триггеров 4, б управляющих направлением счета в регистре.

Анализатор работает от входных сигналов, 20 подаваемых по раздельным цепям. По входуб подают импульс установки «О», по входу 7— импульс записи числа Кт в регистр 1 в позиционно десятичном коде, по входу 8 — серию импульсов записи числа К.. в регистр 1 в уни25 тарном коде; по входу 9 — импульс опроса результата операции, по входу. 10 — серию импульсов съема минимальной разности.

Таблица кодов входных сигналов представлена для случая, когда длина регистра 1 Д

30 равна 12 разрядам. (79990 (и с л а

1(о:! входных сигиалов |!!!

9 10 . 11 ! (2

6 !

0 1

3 4 !

1 1

l 1

I 1

Установка „0"

Позиционный десятичный код числа К, 1

l 1

) (II j IIII (!

0 1 Il

Последовательный код чис-, ла К. (I 1!

Импульс опроса результа- та операции

Серия импульсов съема разности ;;ии

1 !! (! (1

Il? ((1

„".. Iÿ 0: l;ok!pc .,!еп!10! О выполпеиllя Операций

К1 — К2 = 1; и Д вЂ” !",1 — — 2, регистр состоит из двух частей, каждая из которых содержит Дв разрядов, кроме того имеется общий пулевой разряд.

Длина регистра равна (2Д вЂ” 1).

На числа К1, f(2 налагается условие

Кы К2 ДОперация вычитания К, — К. == c осуществляется непосредственно после ввода двух чисел, при этом, если)Кт!) (1(2, то разность имеет отрицательный знак. Если ;т -(— ( (Л, 2 то ".k -=. . 1, .2! . (снимается со схемы 2 «ИЛИ», подсоединенной и 1, 2, 3, - :, 5 н б разрядам правой половины регистра. д

Если (;!!) — —, то 1, . . (;! в этом

2 случае минимальной разность!о является разность 2, снимается со схемы «ИЛИ», подсоединенной к 7, 8, 9, 10 н 11, разрядам правой половины регистра.

Если (К! )(f(2(то j, положительна и пои — снимается минимальная разность

;;. со схемы «ИЛИ», подсоединенно" и 1, 2, 3, 4, 5 и б, разрядам левой половины регистров. !

Л!

При .т ) ) — снимается минималы!ая

2 разность с 7, 8, 9, 10 и 11 разрядов регистра.

Если Кт — — 1(2 = О, то ".т„,,„= 0 и ",- min 0 снимается со средней схемы совпадения 3, подсоединенной к нулевому разряду.

Импульс установки «О», подаваемый по вхору б, служит для первоначальной установки регистра и триггеров 4 и 5. Зтот импульс, проходя через схему 11 «ИЛИ» запускает блокинг-генератор 12, переводящий сердеч;!нки регистра в состояние «О». Задер>канный линией 1> задержки импульс ня 5 .!!ксек откроет ключ 14, и конденсаторы четырехполюсников связи регистра разрядятся на землю.

Число К! непосредственно записывается в!

l. I l I 1 I I I j(1 (ссрде шики реп стра и позициошю-десят!(чиом коде.

Число 1(, в последовательном коде запьсыо.IoIuIlIr-генератора 12 ключа 15 прямого счета, подсоединенного через линию 1б задер>кки. Импульсы кода числа

К2 сдвигают записанную информацию (число

К ) в регистре в прямом направлении, при этом осуществляется вычитание К! — К2 = "!.

10 Импульс опроса операции, подаваемый по входу 9, через лишпо 17 задер>кки на ключ18 осуществляет считывание без разрушения информации в регистре, при этом в выходной обмотке одного из сердечников возникает сигнал, который попадает «а вход соответствующей схемы 8 совпадения. При этом на другой вход схемы подают импульс с расширителя 19 импульсов. При этом одна из схем 1 срабатывает и триггер 4 или 5 поддерживает

20 напряжение на входах схем 20 и 21 совпадения, подсоединенных через линии задержки

1б и 22 к ключам 15 и 2, > прямого и обратного счета.

Так как регистр разбит на группы Д/2, то

25 для съема минимальной разности требуется серия из Д/2-импульсов, которая поступает;.!а блокинг-генератор 12 и схемы совпадения 20 и 21. В это время на второй вход одной из ннх подан разрешающий потенциал с тригге30 ров 4 и 5, и она начинает формировать импульсы управления ключами 15 и 2> прямого н обратного счета.

Под воздействием этиY сигналов, информация продвигается по регистру в прямом или

35 обратном направлении.

При ее переходе через один из сердечников разрядов, граничащих со средним разрядом, нли одиннадцатые крайние сердечники, па выходе схемы 24 «ИЛИ» появляется импульс, 40 который поступает на вход схемы 25 совпадения, подготовлен;10й разрешающим потенциалом, поступающим через схему 26 «ИЛИ» с выходов триггеров 4 или 5. Схема совпадения 25 формирует импульс окопчяш!я със.;,.:.

45 а!иниъ!альной разности Qg, или с2, который возвращает триггеры 4 и 5 в первоначальное со179990

Предмет изобретения

Состав««тель В. Субботин

Редактор «!. Утехина Техред А. А. Камышникова Корректоры: В. В. Кры..ова и

Г. Е. Опарина

Заказ 1!02/14 Тираж 1625 Формат бум. 60Х90«/8 Объем 0,33 изд. л. По «; .,-нос

Ц1!ИИГ11(Комитета по делам изобретений открытий при Совете Министров СССР

Москва, Центр, пр. Серова. д. 4

Типография, пр. Сапунова, 2 стояние и тем самым останавливает продвижение информации в регистре.

На этом цикл работы анализатора заканчивается, следующий цикл протекает аналогично.

Область использования анализатора минимальных разностей — реверсивные устройства управления, в которых применен шаговый двигатель, где требуется найти минимальное расстояние и направление вращения от исходного положения до одной из одинаковых величин, находящихся и в первом и во втором идентичных секторах.

h стройство определения разности двух чисел, выполненное на сдвигающем регистре на ферритовых сердечниках и логических схемах, отличающееся тем, что, с целью определения разности двух чисел, меньших заданной константы, определения разности константы и разности этих чисел, определения минимальной разности и ее знака, в нем выходы сдвигающего регистра, длина которого равна удвоенной константе минус единица, от участков сдвигающего регистра, длиною, равной половине константы, подсоединены через схемы

«ИЛИ» к первым входам первой, второй, третьей и четвертой схе«м совпадения, вторые входы которых подключены к источнику импульсов опроса результата операции; выходы первой и третьей схем совпадения соединены с единичными входами первого триггера, а выходы второй и четвертой схем — с единичными входами второго триггера, нулевые входы которых подсоединены к источнику импульсов установки нуля, а также к выходу схемы

«ИЛИ» съема минимальной разности, выходы триггеров через клапаны, подсоединенные так>ке к источнику серии импульсов съема минимальной разности, и схемы задержки, подключенные к ключам прямого и обратного счета, выход нулевого разряда регистра и источник импульсов опроса результата операции подключены ко входам пятой схемы совпадения;

20 выходы крайних старших разрядов и выходы первых разрядов подсоединены через схему

«ИЛИ» ко входу шестой схемы совпадения, второй вход которой через схему «ИЛИ» подключен к выходам триггеров; а выходы пятой

25 схемы совпадения и шестой схемы совпадения соединены со входами схемы «ИЛИ» выделения минимальной разности.