Устройство для контроля качества дискретного канала связи

 

Изобретение относится к электросвязи. Цель изобретения - повышение оперативности контроля. Устр-во содержит блок 1 выявления смежных ошибок, блок 2 деления , дешифратор 3, блоки 4, 5 вы исления оценки вероятности правильного приема, блок 6 умножения, блок 7 суммирования , триггер 8. Оперативная оценка вероятности правильного приема кодовых блоков одинарной и двойной длины и используемая модель Маркова позволяют идентифицировать состояние дискретного канала после приема каждого кодового блока. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51)5 Н 04 В 3/46

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Роо Р01 (2) К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4845962/09 (22) 28.06.90 (46) 30,12.91. Бюл. N. 48 (71) Рязанский радиотехнический институт (72) В. Н. Карпов (53) 621.395.664(088.8) (56) Авторское свидетельство СССР

N 926777, кл, Н 04 В 3/46, 1980. (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ, КАЧЕСТВА ДИСКРЕТНОГО КАНАЛА СВЯЗИ (57) Изобретение относится к электросвязи.

Цель изобретения — повышение оперативИзобретение относится к устройствам контроля и может использоваться для анализа состояния каналов связи, подверженных. воздействию помех, приводящих к появлению ошибок группового характера (каналы с "памятью").

Поток ошибок в дискретном канале может быть аппроксимирован стационарной цепью Маркова с двумя состояниями, для которой матрица переходных вероятностей имеет вид где Pi1 — вероятность перехода из 1-ro состояния в j-e (I, )=0,1).

Факт группирования отражается выполнением известного математического соотношения (1);

РоО» PO1; Р»» Р1о.

Частным случаем модели Маркова является канал "без памяти" (с независимым Ы 1702533 А1 ности контроля. Устр-во содержит блок 1 выявления смежных ошибок, блок 2 деления, дешифратор 3, блоки 4, 5 вычисления оценки вероятности правильного приема, блок 6 умножения, блок 7 суммирования, триггер 8. Оперативная оценка вероятности правильного приема кодовых блоков одинарной и двойной длины и используемая модель Маркова позволяют идентифицировать состояние дискретного канала после приема каждого кодового блока. 1 ил. характером искажений), для которого мате- (/} матическое описание определяется условием (1):

P00 = P 10; P11 = P01 (3)

Каждое из соотношений (2) и (3) представляет собой группу из двух совместных событий, поэтому обобщенная количественная оценка может быть получена на основе с4 произведения двух частных показателей, () вычисляемых их тождественным преобразованием. Один из вариантов тождест- «Л венных преобразований позволяет получить для неравенства (2);

-1 "" --1

Р01 Р10 и для (3)

Poo, P« и

Р01 P10

Окончательная формула оценки будет

00;

Р Р (4)

Р01 Р10.

Таким образом, в качестве критерия принятия решения о "памяти" канала можно

Р g,2ù 1 — ИО,2е1

Роо = „„ Р11 = 2 ): фщ 25 где P(0, jm) — вероятность правильного приема кодового блока (кбмбинации) длины

fm{j-1.2). После соответствующих преобра- - 0 зований с учетом (5) и (7) получим

Р Р О.m — P I 0,2гп)

Ро1—

Р О,m — P i 0,2гп

Р1о = - з- О) 1;Г

Тогда значение (4) можно определить, подставляя (8) в(4),,как

2 Р(О,rn + Р 0,2m

) (Й (Р(О,m) — Р (О,2m)) (9)

Следовательно, идентификация канала по указанному выше критерию (9) требует произвести оценивание вероятности

Р(ОДв) правильного приема кодового блока (комбинации} длиной jm(j=1,2), которая может быть определена любым из известных способов. Вероятность Р(О,m) пред. ставляет собой частоту появления случайной величины xi(i:=1, 2,...), принимающей значение 1 (правильный прием кодорекомендовать показатель (4) и следующее правило принятия решения, если y 1, то принимается решение, что канал "без памяти", в противном случае() >)1 ) — кан ал

"с памятью", 1ак как 5

Роо=1 — Ро1, Р11:= 1-Р 1o. (5) то возможна запись следующего вида, P =S1

Р11=$2 Р10 3, где S1, S2=1,2,3,,... Тогда выражение 14) 10 будет

S1 Ро1 S2 Р1о (6

Ро1 Р1о, Значение (6) связано со степенью "памяти" (уровенем "памяти") канала, l,е. каждому значению {6) соответствует определенный уровень "памяти" канала, что позволяет, анализируя (4) или (6), идентифицировать состояние канала в зависимости от

"памяти". 20

Согласно (2}, злементы матрицы (1) с учетом (5) оцениваются так: вого блока длины m) и О (в противном случае), которая, согласно (3), определяется как где и — длина интервала наблюдения.

Преобразуем (10) следующим образом: х1+... +х„,— 1 и

+ и умножим и разделим первое сла аемое на величину (и-1). Тогда получим л и — 1»+ ° ° ° +хп 1 хл р и

Окончательная оценка будет иметь вид л

Л л Хп Pn — 1 р =р„— 1 +, (11) где рп-1 — оценка, полученная на предыдущем шаге (n — 1).

Вероятность Р(0,2m) представляет собой частоту появления случайной величины х1(1=1,2...,), принимающей значение 1 (правильный прием двух соседних кодовых блоков, т,е. на длине 2m) и 0 (в противном случае, т.е. когда хотя бы один ипи два подряд следующих блока искажены), которая с учетом ранее рассмотренных тождественных преобразований будет

Z1+... +Zn

Р(02m) =о„— п

z1+ +zn — 1 2п и — 1

+ л и п и

Z1+.„+Zn — 1 Z х +

fl — 1 и г ъ .л Zn qn — 1

=qn — 1+ и (12)

Цель изобретения — повышение оперативности контроля состояния канала связи, Устройство дпя контроля качества дискретного канала связи изображено на чертеже, Устройство содержит блок 1 выявления смежных ошибок, блок 2 деления, дешифратор 3. блоки 4, 5 вычисления оценки вероятности правильного приема, блок 6 умножения, блок 7 суммирования, триггер

8. Блок 1 содвожит элемент задержки 1-1, зпементы И 1-2, 1-3, 1-4. блоки 4, 5 вычисления оценки вероятности правильного приема содержат сумматоры 4-1, 5-1, умножители 4-2, 4-3. 5-2, 5-3, сумматоры

4-4, 5-4, регистры 4-5, 5-5. Блок 6 умножения содержит умножители 6-1,6-2,6-3.

Блок 7 суммирования содержит сумматоры 7-1, 7-2.

Устройство дпя контроля качества дискретного канала связи работает следующим образом.

1702533

1С

55

Сигналы из дискретного канала связи через блок выявления ошибок (на чертеже не показан) поступают на блок 1, выполняющий функции формирования случайных последовательностей признаков приема на длине одной кодовой комбинации х» и на длине двух кодовых комбинаций z». На входе блока 1 — сигнал х», соответствующий признаку правильного приема (при х;=О) или обнаруженной ошибки (х»=1). Этот сигнал, стробируемый тактовой частотой, через элемент И 1-3 в виде признака х» с инверсного выхода поступает в блок 5 вычисления оценки вероятности правильного приема, где формируется оценка (11). Одновременно элементы И 1-2, 1-3, 1-4 формируют случайную последовательность z», каждое значение которой z»=1 при правильном приеме двух смежных кодовых комбинаций (правильный прием на длине двух смежных кодовых комбинаций) и Ь=Π— в противном случае (когда хотя бы одна или две подряд смежные комбинации искажены). Таким образом, эти элементы формируют сигнал в соответствии с функцией F-=x»-

Сигнал i с выхода элемента И 1 — 2 поступает на вход И 1 — 4, где тактируется сигналом с выхода триггера 8. Этот сигнал формируется из сигнала "Тактовая частота" путем деления его на два триггером 8, С инверсного выхода И 1 — 4 значение сигнала

z» под управлением импульсов триггера 8 (в два раза реже) поступает в блок 4. Следовательно, блок 1 формирует две последовательности сигналов х» и 3, поступающие в блоки 4 и 5 с различной частотой: х» поступает в два раза чаще, чем z», поэтому и блок

4 вычисляет оценку (12) в два раза реже, чем блок 5 вычисляет оценку (11).

Рассмотрим работу блока 5 вычисления оценки вероятности правильного приема.

Перед началом работы в регистре 5 — 5 устанавливается начальное значение оценки (11) ро, которое может быть произвольным, т.к. через несколько тактов, это значение примет реальную величину, ипи может быть выбрано кэк среднее значение вероятности правильного приема кодовой комбинации длины. m, предварительно вычисленное после снятия статистики ошибок реального канала. Значение х» поступает нэ вход сумматора 5 — 1, на другой вход которого подается код величины оценки ро, предварительно в умножителе 5 — 3 умноженный на код. С выхода сумматора 5-1 формирует25

50 ся код, соответствующий значению (x>-pp), который в умножителе 5-2 умножается на код (1/и»). На 1-й выход сумматора 5-4 поступает код с умножителя 5-2, равный (х1 ро)/n». на 2-й вход — код ро. в результате с сумматора 5-4 в регистр 5-5 записывается значение оценки (11) на 1-м шаге: р»=ро+ (x» — ро)/и».

При следующем поступлении значения хг производятся вычисления аналогично отмеченным выше, в результате на л выходе регистра 5 — 5 получим код рг=

=p»+(x2 — р»)/и». Таким образом, продолжая аналогичные вычисления после каждого шага испытания х» на выходе регистра 5 — 5 будут формироваться коды оценки (11), каждый из которых сигналом тактовой частоты будет считываться с регистра 5-5 в блок 6 умножения.

Аналогично работает блок 4, однако входным сигналом дпя него является z», а частота работы в два раза реже, Перед началом работы в регистре 4-5 устанавливается начальное значение оценки (12) цо, выбираемое произвольно или как среднее значение вероятности правильного приема на длине двух кодовых комбинаций, предварительно вычисленное после снятия статистики ошибок реального канала. Значение

z< поступает на вход сумматора 4 — 1, на другой вход — код оценки q<, предварительно умноженный в умножителе 4 — 3 на код. На выходе сумматора 4 — 1 — код(Ь вЂ” цо), который в умнОжителе 4 — 2 умножается на код (1/n2).

В результате этого на 1-й вход сумматора

4-4 поступает код (㻠— цо)! пг, который cvMмируется с кодом q<. а итоговая сумма ц»=цо+.{z1 Qo)/пг записывается в регистр

4-5. При поступлении сигнала z2 в блок 4 процесс вычисления повторяется аналогично, в результате в регистр 4-5 записывается значение цг= Q1+ (z2-Q1)/п2

Продолжая аналогичные вычисления с поступлением каждого последующего значения z», на. выходе регистра 4 — 5 получим коды оценки (12) после каждого испытания; каждый из кодов сигналом с выхода триггера 8 (в двэ раза реже, чем тактовая частота) считывается с регистра 4-5 в блок

6 умножения, В дальнейшем на основе вычисленных оценок (11) и (12) производится вычисление оценки показателя (9) следующим образом.

На умножитель 6 — 1 поступают коды цпг, рд1 и код (— 2), в результате на выходе форh л

МИрувтСя Кад — 2цлг рп», На уМНОжИтЕПЬ 6 i702533

2 на 1-й и 2-й вход поступает код qrz на л2

ВЫХОДЕ фОрМИрувтСя КОД gnz, На уМНОжИтель 6;3 на 1-й и 2-й Вход поступает код л л2 р,1, на выходе формируется код р 1. Значения кодов с блоков 4 и 6 поступают в блок 7 суммирования, где формируются две суммы, соответствующие числителю и знаменателю оценки показателя (9). В сумматоре 7-1 производится сумл nz u миРОВание КОДОВ gnz,gn2 — 2Pn1 gnz, В Результате на выходе формируется код л 2 у1 = gnz — 2pn) gnz + gnz, соответствующий числителю оценки (9). В сумматоре 7-2 производится суммирование кодов л ... л

gn2, — 2рл1 gnz,pn1 на выходе формирует 2 л А л 2

Ся КОду у2 = gnZ — 2 " pn1 gnz + pn1 . СИГНалы кодов у1. У2 под уравлением импульсов с триггера 8 поступают в блок 2 деления, где .вычисляется оценка показателя (9) как .у=у /yz. Значение кода оценки (9) поступает под управлением импульсов (с триггера 8) в дешифратор 3, на одном иэ выходов катбфого формируется сигнал, соответствующий каналу "без памяти", со средней

"памятью", с сильной "памятью".

Таким образом, предлагаемое техническое решение позволяет повысить оперативность контроля эа счет оперативного вычисления оценок (11), (13) и расширяет функциональные возмо>кности устройства контроля за счет деления каналов на каналы с "сильной", "средней" памятью, "беэ памяти". Использование при контроле свойств цепи Маркова обеспечивает достаточно точную идентификацию состояния канала связи.

Формула изобретения

Устройство для контроля дискретного канала связи, содержащее блок выявления смежных ошибок, первый вход которого

5 является входом сигнала ошибки устройства, и последовательно соединенные блок деления и дешифратор, о т л и ч а ю щ е ес я тем, что, с целью повышения оперативности контроля, введены триггер, последо10 вательно соединенные первый блок вычисления оценки вероятности правильного приема и блок суммирования и последовательно соединенные второй блок вычисления оценки вероятно15 сти правильного приема и блок умножения, при этом первый и второй выходы блока выявления смежных ошибок подключены к первым входам соответственно первого и второго блоков

20 вычисления оценки вероятности правильного приема, вторые входы которых соединены соответственно с выходом и входом триггера. а второй вход и первый, второй, третий, четвертый и пятый выходы блока

25 умножения соединены соответственно с выходом первого блока вычисления оценки вероятности правильного приема и с вторым, третьиМ, четвертым, пятым и шестым входами блока суммирования, 30 первый и второй выходы которого подключены соответственно к первому и второму входам блока деления, третий . вход которого соединен с седьмым входом блока суммирования, с выходом триггера

35 и с вторым входом блока выявления смежных ошибок, третий вход которого соединен с входом триггера и является тактовым входом устройства, Выходами которого являются соответствующие выходы дешиф40 ратора.

1702533

Ъ йи ь л

Составитель В.Карпов

Техред M,Ìîðãåíòàë

Редактор М,Циткина

Корректор Т.Палий

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101

Заказ 4551 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5