Цифровой интегратор

 

Изобретение относится к вычислительной технике, например к цифровым интеграторам и может быть использовано для интегрирования сигналов, заданных цифровым кодом. Цель изобретения - расширение области применения путем обеспечения интегрирования при нечетких пределах - достигается путем введения двух блоков цифрового интегрирования, интегрального сумматора и формирователя функции принадлежности. 6 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК. (19) (11) (s1)s G 06 F 7/64

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4807815/24 (22) 30.12.90 (46) 30.01,92. Б юл. М 4 (72) Э.В.Борисов (53) 681.3 (088.8) (56) Авторское свидетельство СССР

М 1465954, кл. G 06 G 7/26, 1986.

Цифровые системы фазовой синхронизации. Под ред.M.È.Æîäçèøñêîrî, М.: Советское радио, 1980, с.40; (54) ЦИФРОВОЙ:ИНТЕГРАТОР

Изобретение относится к вычислительной технике и может быть использовано для интегрирования сигналов, заданных цифровым кодом при нечетких границах.,интегрирования.

Известен интегратор, содержащий элементы задержки, усилители и сумматор.

Недостатком устройства являются относительно низкие функциональные возможности.

Наиболее близким по технической сущности к предлагаемому является цифровой интегратор, содержащий формирователь временных меток в составе ГТИ и формирователя импульсов, а также интегрирующий блок.

Недостатком устройства являются относительно. низкие функциональные возможности, поскольку оно не позволяет осуществлять интегрирование при нечетко заданных моментах начала и конца интегрирования.

Цель изобретения. — расширение области применения за счет осуществления интегрирования при нечетко заданных моментах начала и конца интегрирования. (57) Изобретение относится к вычислительной технике, например к цифровым интеграторам и может быть использовано для интегрирования сигналов, заданных цифровым кодом. Цель изобретения — расширение области применения путем обеспечения интегрирования при нечетких пределах — достигается путем введения двух блоков цифрового интегрирования, интегрального сумматора и формирователя функции принадлежности. 6 ил.

°

На фиг. 1 представлена электрическая схема цифрового интегратора; на фиг. 2— первый блок цифрового интегрирования; на фиг. 3 — интегральный сумматор; на фиг. 4— блок цифрового интегрирования; на фиг. 5 — 2 формирователь функции принадлежности; на фиг, 6- временная диаграмма, поясняющая их работу.

Цифровой интегратор (фиг.1) содержит последовательно соединенные интегрирующий блок 1, интегральный сумматор 2. фор- О мирователь 3 функции принадлежности, (лЭ блоки 4 цифрового интегрирования., блок 5 С) цифрового интегрирования. а также форми- со рователь 6 импульсов, содержащий последовательно соединенные ГТИ 7, счетчик 8 и дешифратор 9 импульсов., При этом блок 1 содержит последовательно соединенные триггер 10, ключ 11 и сумматор-накопитель

12.

Блок 4 (фиг.2) содержит триггер 12 — 1, ключ 13, сумматор-накопитель 14, элемент

ИЛИ 15, счетчик 16, элемент ИЛИ 17, блок

18 постоянной памяти, блок 19 оперативной памяти.

1709309

Интегральный сумматор 2 (фиг.Ç) содержит сумматор 20, блок 21 оперативной памяти, триггер 22, ключ 23.

Блок 5 (фиг,4) содержит триггер 24, ключ

25, сумматор;накопитель 26, элемент ИЛИ

27, счетчик 28, элемент ИЛИ 29, блок 30 постоянной памяти, блок 31 оперативной памяти.

Формирователь 3 функции принадлежности (фиг.5) содержит триггер 32, ключ ЗЗ, генератор 34 пачек импульсов, сумматор 35, блок 36 оперативной памяти, регистр 37, блок 38 выбора минимального сигнала, регистр 39, блок 40 выбора максимального сигнала, элемент 41 задержки, инвертор 42.

Формирователи 39 и 40 выполнены в виде двух ключей, вход каждого из которых объединен с соответствующим входом блока сравнения, первый и второй выходы которого соединены с управляющим входом соответствующего ключа, выходы соединены с входами блока элементов ИЛИ. Остальные блоки являются стандартными блоками вычислительной техники, Цифровой интегратор работает следующим образом, В целом устройство решает следующую задачу.

Функция f(t) интегрируется в заданном временном интервале, границы которого заданы нечеткой величиной (фиг.6). При этом используется представление функций принадлежности нижнего Тн и верхнего Та пределов интегрирования (начального и конечного моментов интегрирования) в виде симметричных линейных функций принадлежности.типа примерного равенства

/4тн(В) (тн (в ) = макс

0,1

6н (в) где тн, та — наиболее ожидаемое значение начального и конечного моментов интегрирования;

Он, Ge- параметры размаха, характеризующие разброс моментов начала и конца интегрирования возле наиболее ожидаемых значений.

Поскольку верхний и нижний пределы интегрирования являются нечеткими, то значение интеграла т

I = jf(t)dt тн является нечетким и описывается нечетким множеством с соответствующей функцией принадлежности

Поэтому в результате интегрирования в предлагаемом .устройстве формируется

5 функция принадлежности р((i ) которая и характеризует итог интегрирования;

Формирование функции принадлежности осуществляется следующим образом, Работа цифрового интегратора начина10 ется с запуска ГТИ 7 формирователя 6, который заполняет счетчик 8. В результате на выходе дешифратора 9 импульсов последовательно формируются короткие импульсы в моменты t«, t«, t>H, так-(фиг,6) и так+ЛТн тмакс = (так, твн+ Л Тн ), 1макс+ ."1Тв.

В начальном состоянии все триггеры, счетчики, блоки оперативной памяти и сумматоры-накопители находятся в нулевом состоянии. По импульсу в момент tHH триггер

12 переводится в единичное состояние. Поэтому через люч 13 на управляющий вход сумматора-накопителя 14 поступают импульсы ГТИ 7. В результате в сумматоре-накопителе 14 формируется текущее, значение интегратора с момента t». Одновременно с этим импульсы с выхода ключа 13 через первый элемент ИЛИ 15 поступают на вход счетчика и по формируемым им адресам в блоке 19 оперативной памяти записывается

30 текущее значение интеграла 11, поскольку сигналом "1" с выхода триггера 12 блок 19 переходит в состояние записи.

В момент тнк импульс с выхода блока 6 переводит триггер 12 в нулевое состояние и интегрирование в интегрирующем блоке 4 прекращается.

Одновременно с этим импульс в момент

tH)(с выхода блока 6 переводит к единичное состояние триггер 10, в результате чего импульсы ГТИ 7 через ключ 11 поступают на управляющий вход сумматора-накопителя .12, в котором накапливается значение интеграла на интервале tHK, t:H (фиг.6). В момент ьан триггер 10 переходит в нулевое состояние и интегрирование прекращается, В результате в сумматоре-накопителе 12 сформировано значение интеграла lz на интервале Ьк, Ън.

Далее по импульсу в момент tBH перево50 дится в единичное состояние триггер 24, который открывает ключ 25. Через последний импульсы ГТИ 7 поступают на управляющий вход сумматора-накопителя 26, в котором накапливается значение интеграла

55 на интервале сан, так.- При этом импульсы

ГТИ 7 с выхода ключа 25 через элемент ИЛИ

27 поступают на вход счетчика 28, который формирует адресные сигналы для блока 31 оперативной памяти. Последний единич1709309

6 ным сигналом с выхода триггера 24 перево- жка, переходит в режим записи, Поэтому в дится в режим записи. В результате в блоке ячейку 36 по текущему адресу записано мак31 записываются текущие значения интег- симальное значение между записанным рарала 13 на интервале tBMi taK. По импульсу в нее по этому же адресу значением функции момент t8 триггер 24 переводится в нуле- 5 принадлежности и минимальным из двух тевое состояние и интегрирование прекраща- кущих значений функции принадлежности. ется. Таким образом, в блоке 36 оперативной

По, этому же импульсу переводится в памяти за время ЛТв момента ь с записаединичное состояние триггер 22. В резуль- ны значения функции принадлежности по тате в сумматоре 20складываются значение 10 известному правилу сигнала с выхода сумматора-накопителя 12 с дискретными значениями (текущими зна- pl (I ) =макс мин (al>2 (I>2.), A a (!з) ), чениями интеграла); хранящимися в блоке

19 оперативной памяти. Для этого импульсы 12 12! = 12+13 с выхода ключа 23 поступают на входы пер- 15 вого элемента ИЛИ 15 и формируют теку- используемому в теории нечетких мно-, щие адресные сигналы в счетчике 16, жеств, который предварительно обнуляется им- По импульсу в момент tìàêc+ ЬТв тригпульсов в момент 1вк. поступающим íà вход гер 32 переводится в нулевое состояние и элемента ИЛИ 17; 20 ГТИ 7 останавливается.

В результате дискретные значения Таким образом, благодаря введению сумм(текущие значения интеграла l>2= It+ дополнительных блоков и связей сущест12) записываются .в блоке 21 оперативной венно расширяются функциональные возпамяти. По импульсу в момент свк + ЛТн можности, поскольку устройство позволяет триггер22переводится внулевоесостояние 25 йроводить интегрирование начала и конца и запись прекращается. интегрирования.

По импульсу в момент Формула изобретения

Цифровой интегратор, содержащий

t

30 на генераторе тактовых импульсов и дешифпереводится в единичное состояние триггер раторе, первый блок цифрового интегриро- . 32 и обнуляются счетчики 16 и 28. В резуль- вания, информационный вход которого тате через ключ 33 проходят импульсы ГТИ соединен с информационным входом циф7, которые через элементИЛИ27поступают posoro интегратора, отличающийся на информационный вход счетчика 28. 35 тем, что, с целью расширения области приВ счетчике 28 по каждому импульсу по- менения за счет осуществления интегрироследовательно формируются адреса для вания при нечетко заданных моментах блоков 30 и 31. Кроме -того, по каждому начала и конца интегрирования, в него ввеимпульсу ГТИ 7 на выходе ключа 33 генера- ден второй и третий блоки цифрового интегтор 34 вырабатывает пачку импульсов, кото- 40 рировэнияч формирователь принадлежносрая соответствует всем временным меткам ти, интегральный сумматор, а в формирователь импульсов введен счетчик, вход котороКаждый из этих импульсов через эле- ro соединен с выходом генератора тактовых мент ИЛИ 15 изменяет состояние счетчика импульсоз, а выход — с входом дешифрато16 и после малой задержки в элементе 41 45 ра, информационныевходы второгоитретьзадержки в регистре 37 будет записано те- его блоков цифрового интегрирования кущее значенйер (!). которое присутствует в подключены к информационному входу .блоке 36 оперативной памяти по адресу, цифрового интегратора, информационный сформированному в сумматоре 35. По этим выход второго блока цифрового интегрироже импульсам в регистр 38 записано мини- 50 вания соединен с первым информационным мальное знаЧение из текущих .значений входом интегрального сумматора, второй и двух функций принадлежности, считывае- третий информационные входы которого мых по текущим адресам из блоков 18 и 30. подключены соответственно к первому и

Запись в первый и второй регистры 38 и 37 . второму информационным выходам первопроизводится по переднему фронту импуль- 55 го блока цифрового интегрирования, третий са. информационный выход которого соединен

После этого блок 36 благодаря инверто- с первым информационным входом формиру 42, на выходе которого для устойчивой рователя функции принадлежности, второй, работы может быть включена малая задер- третий и четвертый информационные входы

1709309

15

25

35

55 которого соединены соответственно с яервым и вторым информационными выходами третьего блока цифрового интегрирования и с информационным выходом интегрального сумматора, причем выход генератора тактовых импульсов формирователя импульсов подключен к входам задания опорной частоты-блоков цифрового интегрирования, интегрального сумматора и формирователя функции принадлежности, входы запуска блоков цифрового интегрирования и интегрального сумматора соединены соответственно с первым — четвертым выходами дешифратора соответственно. а входы останова — соответственно с вторым-пятым и седьмым выходами дешифратора, первый, второй и третий управляющие входы первого блока цифрового интегрирования подключены соответственно к четвертому, пятому выходам дешифратора и к первому тактовому выходу формирователя функции принадлежности, а первый и второй тактовые входы первого блока цифрового интегрирования — соответственно к тактовому выходу интегрального сумматора и к второ. му тактовому выходу формирователя функции принадлежности, управляющий вход третьего блока цифрового интегрирования соединен с шестым выходом дешифратора, тактовый вход — с тактовым выходом формирооателя функции принадлежности, вход останова которого соединен с входом останова генератора тактовых импульсов, причем пеовый блок цифрового интегрирования соде,жит сумматор-накопитель, счетчик, блок постоянной памяти, блок оперативной памяти, первый и второй элементы ИЛИ, триггер и ключ, вход которого является входом задания опорной частоты блока цифровогО интегрирования, а выход соединен-с первым входом первого элемента ИЛИ и с управляющим входом сумматора-накопителя, информационный вход которого является информационным входом первого блока цифрового интегрирования, а выход соединен с информационным входом блока оперативной памяти, вход записи-считывания которого соединен с управляющим входом ключа и выходом триггера, первый и второй входы которого являются, соответственно входами запуска и Останова первого блока цифрового интегрирования, второй и третий входы первого элемента ИЛИ вЂ” соответственно первым и вторым тактовыми входами первого блока цифрового интегрирования, а выход первого элемента ИЛИ соединен со счетным входом счетчика, вход сброса которого соединен с выходом второго элемента ИЛИ, первый, второй и третий входы которого являются соответственно с первого по третий управляющими входами первого блока цифрового интегрирования, выход счетчика соединен с вторым информационным выходом первого блока цифрового интегрирования и с адресными входаии блока постоянной памяти и блоки оперативной памяти; выходы которых являются соответственно третьим и первым информационными выходами первого блока цифрового интегрирования, третий блок цифрового интегрирования содержит сумматор-накопитель, счетчик, блок постоянной памяти, блок оперативной памяти, первый и второй элементы ИЛИ, ключ и триггер, -вход сумматора — накопителя является информационным входом третьего блока цифрового интегри-, рования, выход сумматора-накопителя соединен с информационным входом блока оперативной памяти, выход счетчика подключен к адг всным входам блока постоянной памяти и блока оперативной памяти, выходы которых являются соответственно первым и вторым информационными выходами третьего блока цифрового интегрирования, вход сброса счетчика соединен с выходом первого элемента ИЛИ, вход которого является управляющим входом третьего блока цифрового интегрирования, а счетный вход счетчика подключен к выходу второго элемента ИЛИ, первый вход которого является первым тактовым входом третьего блока цифрового интегрирования, управляющий вход сумматора-накопителя через ключ подключен к входу задания опорной частоты третьего блока цифрового интегрирования, а управляющий вход ключа соединен с входом записи-считывания блока оперативной памяти и с выходом триггера, первый и второй входы которого являются соответственно входами запуска и останова третьего бло,:.а цифрового интегриров".: ия, формирователь функции принадле ности содержит сумматор, выход которого соединен с адресным входом блока опсративйой-памяти. а первый и второй ходы сумматора являются соответственно третьим и четвертым информационными входами формирователя функции принадлежности, выход блока оперативной памяти через первый регистр соединен с первым входом блока выбора максимального сигнала, выход которого соединен с информационным входом блока оперативной памяти, первый и второй информационные входы формирователя функции принадлежности соединены соответственно с первым и вторым входами блока выбора минимального сигнала, выход которого через второй регистр подключен v. блоку выбора максималь10

1709309

121 ного сигнала, генератор импульсов, вход пуска которого через ключ подключен к входу задания опорной частоты формирователя функции принадлежности, триггер; первый и второй входы которого, подключены соответственно к входам запуска, останова формирователя функции принадлежности, а выход триггера подключен к управляющему входу ключа, выход генератора импульсов через элемент задержки соединен с входами записи-считывания первого и второго регистров и через инвертор — с входом записи-считывания блока оперативной памяти и с вторым тактовым выходом формирователя функции принадлежности; первый тактовый выход. которого соединен с выходом ключа, интегральный сумматор содер-. жит сумматор, блок оперативной памяти, триггер и ключ, первый и второй входы"сумматора являются соответственно первым и вторым информационными входами интегрального сумматора, выход сумматора сое5 динен с информационным входом блока оперативной памяти, выход которого является информационным выходом интегрального сумматора, а вход записи-считывания . соединен с выходом триггера и управляю10 щим входом ключа, выход которого является тактовым выходом интегрального сумматора, а информационный вход — входом задания опорной частоты, первый и второй входы трип ера — соответственно входами

15 запуска и останова интегралвного сумматора, третий информационный вход которого соединен с адресным входом блока. оперативной памяти.

ВН

1709309

Om 79

ON ЭЗ ЮОЗАС

1709309

Om30

Ое J/0m

0mZ/ айаг, ни бв в ОВ te лго

4е бн н б нк и

Составитель Л.Снимщикова

Редактор И,Касарда Техред М. Моргентал Корректор M.Êó÷eðâàÿ

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101

За каза 6 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5