Суммирующее устройство

 

Изобретение относится к вычислительной технике и может быть использовано при разработке устройств обработки массивов чисел'. Цель изобретения - повышение быстродействия устройства. Суммирующее устройство содержит группы элементов И 1,2, пре" образователь 3 двоичного кода в уплотненный код, блок *» контроля нечетности, приоритетный шифратор 5, информационные входы 6, входы 7,8 синхронизации, выходы 9» 10 результата и контрольный выход 11, соединенные между собой функционально.•1 ил.

СОЮЗ СОВЕТСКИХ

С ЯИАЛИСТИЧЕСНИХ

РЕаЪВЛИН (я) с 06 > 7/50

ГОСУДАРСТВЕННЫЙ НОМИТЕТ.(21) 4857123/24 (22) О6.08.9О (46) 23. 02.92. Бюл. I 7 (72) lO.Â.ÏàíþojêèH, В.С.Ивлиев и 0.А.Панюшкин (53) 681. 325 (088. 8) (56} Авторское свидетель ство С СС Р и 1396139, кл. С 06 F 7/50,1986.

Авторское свидетельство CCCP (tP 1444752, кл. G 06 F 7/50, 1987. (54). СуИИИ жцк УСТРОИСТВ0 .(57) Изобретение относится к вычис"

;лйтельной технике и может быть ис„„Я3 „„1714591 А1

Пользовано при разработке устройств обработки массивов чисел; Цель изобретения - повышение быстродействия устройства. Суммирующее устройство содержит группы элементов И 1,2, пре- образователь 3 двоичного кода в уплотненный код, блок 4 контроля нечетности, приоритетный шифратор 5, информационные входы 6, входы 7,8 синхронизации, выходы 9,10 результата и контрольный выход 11, соединенные между собой функционально..1 ил.

1714591

Изобретение относится к вычислительной технике и может быть использовано при разработке устройств обработки цифровой информации осущест5 вляющих обработку массивов чисел.

Известно суммирующее устройство, содержащее постоянный запоминающий блок, первую и вторую группы элементов И, группу элементов задержки, преобразователь двоичного кода в уплотненный код, группу элементов НЕ, информационный вход, вход синхронизации устройства, выход результата устройства.

Недостатком этого устройства является большая сложность и низкое быстродействие.

Наиболее близким к предлагаемому является суммирующее устрсйство, содержащее две группы элементов И, преобразователь двоичного кода в уплотненный код, группу элементов ИЛИ, блок контроля нечетности, причем циф" ра результата формируется на выходе д блока контроля Hp÷eòíocòè, а группа элементов ИЛИ формирует сдвинутый на один разряд код количества единиц для осуществления последовательного по разрядам параллельного по словам ме. ч ,тода суммирования.

Недостатком известного устройства является, низкое быстродействие.

Технические средства прототипа ориентированы на вычисление суммы по тактам, количество которых зависит не только от разрядности слагаемых, но и от количества слагаемых. ДлительI ность такта определяется задержками сигнала на элементах И, ИЛИ и преоб- 40 разователе двоичного кода в уплотненный код.

Однако при суммировании разрядных срезов B суммирующем устройстве к моменту суммирования последнего раз" рядного среза имеется вся информация об общей сумме. что позволяет отказаться от дополнительных тактов, определяемых количеством слагаемых.

Кроме того > .длительность каждого такта может быть уменьшена за счет исключения из схемы элементов ИЛИ, так как для анализа признаков переноса достаточно информации, содержащейся на четных выходах преобразователя двоичного кода в уплотненный код. Все это снижает быстродействие прототипа.

Целью изобретения является повыше" ние быстродействия устройства.

Поставленная цель достигается тем, что в суммирующее устройство, содержащее первую и вторую группы элементов И, преобразователь двоичного кода в уплотненный код и блок контроля нечетности, причем первые входы элементов И первой и второй групп подключены к первому входу синхронизации устройства, вторые входы элементов И первой группы соединены с информационными входами устройства, вы" ходы элементов И первой группы подключены к соответствующим входам первой группы преобразователя двоичного кода в уплотненный, выходы элементов И второй группы подключены к входам второй группы преобразователя двоичного кода в уплотненный код, выходы которого соединены с входами блока контроля нечетности, выход которого подключен к первому выходу результата устройства, введены приоритетный шифратор, второй вход синхронизации устройства, второй выход результата, контрольный выход устройства, причем четные выходы преобразователя двоичного кода в уплотненный код соединены с вторыми входами соответствующих элементов И втОрой группы и информационными входами приоритетного шифратора, управляющий вход которого соединен с вторым входом синхронизации устройства, выход кода приоритетного шифратора соединен с вторым вы- ходом результата устройства,а его контрольный выход соединен с конт-! рол ьным выходом уст рой ств а.

На чертеже изображена функциональная схема предлагаемого устройства.

Суммирующее устройство содержит группы элементов И 1 и 2, преобразо- ватель 3 двоичного кода в уплотненный код (ПДУ), блок 4 контроля нечетности (БКН) пРиоРитетный шифратор, информационные входы 6, первый 7 и второй 8 входы синхронизации, пер" вый 9 и второй 10 выходы результата, контрольный выход 11 устройства.

Первые входы элементов И первой 1 и второй 2 групп подключены к первому входу 7 синхронизации устройства.

Вторые входы элементов И первой группы 1 соединены с информационными входами 6 устройства. Выходы элементов И первой группы 1 подключены к соответствующим входам первой группы

ПЛУ 3.

Выходы элементов И второй груопы 2 подключены K входам второй группы

Пду 3, Выходы последнего соединены с входами БКН 4, выход которого подключен к первому выходу 9 результата устройства. Четные выходы ПДУ 3 соединены с вторыми выходами соответствующих элементов И второй группы 2 и информационными входами приоритетного шифратора 5, управляющий вход которого соединен с вторым входом 8 синхронизации устройства, В качестве ОДУ .3 может быть использован типовой преобразователь двоичного кода в уплотненный.

Выход кода приоритетного шифратора 5 соединен с вторым выходом 10 результата устройства, а контрольный выход соединен с контрольным SbNo» дом 11 устройства, Первая группа 1 элементов И пред:назначена для пересылки па синхроимпульсу, поступающему rio первому входу 7 синхронизации íà первую груп- 2g пу входов ПДУ 3, разрядных срезов, слагаемых с информационного входа б устройства.

Вторая группа 2 элементов И предназначена для пересылки по синхроимпульсу,. поступающему по первому входу 7 синхронизации, признаков переноса с четных выходов ПДУ 3 на вторуе группу входов ПДУ 3е

ПДУ 3 предназначен для преобразования двоичных кодов, поступающих по

3S первой и второй группе входов в уп-. лотненный код.

БКН 4 предназначен для контроля нечетности кода на выходе ПДУ 3 и формирования выходного кода на первый выход 9 результата. В качестве . БКН 4 может быть использован типовой блок контроля нечетности.

Приоритетный шифратор 5 предназначен для формирования по синхроимпульсу, поступающему по второму входу. 8 синхронизации, двоичного кода номера старшей единицы на четных выходах

ПДУ 3,и выдачи этого кода на второй выход 10 результата, а также для выдачи на контрольный выход l1 устройства информации о входном коде.

Устройство работает следующим образом, 55

На входы б устройства поступают одноименные разряды всех слагаемых, начиная с младших разрядов, которые через элементы И 1 поступают на первую группу входов ПДУ 3 в течение так. тового импульса по первому входу / синхронизации. Данный тактовый импульс также пропускает на вторую группу вхадов ПДУ 3 призНаК Переца= са, сформированный на четных выходах

ПДУ 3 в предыдущем такте суммирования. На входе ПДУ.3 уплотненный код, соответствующий количеству логических "1" в кодах, которые поступили по первой и второй группам входов.

В случае, если количество логических

"1" в уплотненном коде будет нечетно, то на выходе БКН 4, сформировано зна" чение результата, равное логической

"1", в противоположном случае - ло" гический "0". Информация с четных выходов ПДУ 3 также поступает на входы приоритетного шифратора 5, однако на его выход информация не"выдается, . так как отсутствует тактовый импульс на втором входе 8 синхронизации. Таким образом, осуществляется суммирование разрядных срезов слагаемых в течение N тактов, где N - разрядность слагаемых. Длительность одного такта суммирования t . определяется задержками сигналов на элементах И (t ai) и ПДУ. (t ).

" c и и 0J

Подача следующего разрядного сре" за на информационные входы 6 и тактового сигнала на первый вход 7 синхронизации возможна с периодом

Подача тактового сигнала по .второму входу 8 синхронизации привязывается к моменту формирования на выходе

ПЛУ 3 уплотненного кода в И-м такте суммирования. При этом включается в работу приоритетный шифратор 5 и формирует на второй выход l0 результата двоичный код старшей единицы на выходе ПДУ 3, соответствующий старшим (0+1), (N+2),... g log и 1„ разрядам суммы слагаемых, где и - количество слагаемых, g log

П р и и е р, Пусть необходимо про" суммировать следующие пять слагаемых, 10»01, »0»О, 011101, 110111, 100101. Обрабатываемые срезы на вы1714591 ходах элементов И 1 имеют вид: 10111, 01010, 11111, 10100, 01110, 11011.

В течение первого тактового импульса, поданного на первый вход 7 синхронизации, на вход ПДУ 3 подается разрядный срез младших разрядов слагаемых 10111 и признак переноса 0000, так как в исходном состоянии на всех выходах ПДУ 3 присутствуют погичес- 10 кие "0".. На выходе ПДУ 3 формируется код 000001111. Настоящий код четный, поэтому с выхода БКН 4 на первый вы" ход 9 результата поступает логический

"0", а признак переноса равен 0011, так как только на двух четных выходах

ПДУ 3 сфоРмиРован код "1на ПРиоРитетный шифратор 5 не работает, на второй выход !О результата поступает код 0000. 20

Через время с по первому входу 7 синхросигнапа подается тактовый импульс, а на информационные входы 6второй разрядный срез 01010. Этот код поступает на первую группу вхо" дов ПДУ 3. На вторую группу входов

ПДУ 3 гоступает через вторую группу 2 элементов И признак переноса

0011; На выходе ПДУ 3 формируется. код 000001111. Данный код четный,по- ЭО этому значение результата равно "0", а признак переноса 0011.

В третьем такте работы устройства .на входы ПДУ 3 поступают коды 11111 и 0011, На выходе ПДУ 3 формируется код 001 1111 11 . Данный код нечетный, поэтому БКН 4 формирует значение результата "1", а признак переноса равен 0111.

Аналогичным образом устройство продолжает работу в четвертом и пятом тактах.

В шестом такте на входы ПДУ 3 по" ступают коды 11011 и 0011. На выходе

ПДУ 3 формируется уплотненный код

000111111. Данный код четный, поэтому БКН 4 формирует значение резупьта" та "0". Одновременно с этим по второ" му входу 8 синхронизации подается тактовый импульс и на выходе приоритетного шифратора 5 формируется дво- ичный код 011, так как на его вход поступают коды "1".с второго, четвер" того и шестого выходов ПДУ 3. Двоич-. ный код 011 подается на вторый вы ход 10 результата. Таким образом,по55 лученный результат равен 011011100.

Технико-экономическую. эффективность изобретения можно оценить величиной относительного увеличения быстродействия.

В известном устройстве общее чис1 ло тактов вычисления суммы равно

m = N + flog

Длительность одного такта определяется величиной л n n Тс "и + яЩ+ HhHр

A n где ьд, ьи и, нд - соответственно задержки сигналов на элементах И, ИЛИ и ПДУ.

В предлагаемом устройстве длительность такта уменьшена на величину с я и, кроме того, сокращено колиЦ чество тактов вычисления суммы до величины N.

Таким образом, выигрыш времени составляет 1 ищ+ 1о т" тс

Формула изобретения

Суммирующее устройство, содержащее первую и вторую группы элементов

И, преобразователь двоичного кода в уплотненный код и блок контроля . нечетности, причем первые входы элементов И первой и второй групп соеди-. нены с первым входом синхронизации устройства, вторые входы элементов И первой группы соединены соответственно с информационными входами устройства, выходы элементов И первой группы соединены соответственно с входами первой группы преобразователя двоичного кода в уплотненный код, входы второй группы которого соедине" ны соответственно с выходами элементов И второ" группы,,разрядные выходы преобразователя двоичного кода в уплотненный код соединены соответственно с входами блока контроля нечетности, выход которого соединен с первым выходом результата устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия, в не" го введен приоритетный шифратор,инфор- мационные входы которого соединены соответственно с вторыми входами элементов И второй группы и четными выходами преобразователя двоичного кода в уплотненный код, выход кода приоритетиого шифратора является вторым;

1714591 .. 10 выходом результата устройства, второй Ш Фратора, контрольный выход которовход синхронизации которого соединен ro является контрольным выходом устс управля1ощим входом приоритетного .ройства.

Составитель В. Гусев

Редактор И. Бланар Техред C.Мигунова . Корректор Н. Ревская

« ЮЮЮЮЮВВ» Ю ф °

Заказ 693 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113935, Иосква, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r.Óæãîðîä, ул.Гагарина, 101