Матричный коммутатор

 

Изобретение относится к импульсной технике, в частности к матричным коммутаторам многоканальных систем прецизионного измерения. Цель изобретения - расширение функциональных возможностей за счет обеспечения произвольного по24 рядка коммутации выбранных коммутирующих узлов. Коммутатор содержит два пересчетных устройства 1 и 2, первый и второй дешифраторы 3 и 4, первый и второй элементы ИЛИ 5 и 6, пять элементов И 7-11, основной задающий генератор 12, п-выходной переключатель 13 режимов, дополнительный задающий генератор 14, горизонтальные шины 15-24 и вертикальные шины 25-34 матрицы коммутирующих узлов 35.1,...,35.100. Коммутатор позволяет осуществлять опрос требуемого коммутирующего узла, последовательный опрос коммутирующих узлов, начиная с любого крайнего узла, опрос по строкам и диагоналям матрицы, возврат к предыдущему коммутирующему узлу и циклический опрос нескольких критических коммутирующих узлов , что обеспечивает его широкие функциональные возможности. 1 ил. 55.3 . 5.3S w Ё

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (я)5 Н 03 К 17/00

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ л

° м

М

QC

О (21) 4747883/21 (22) 09.10.89 (46) 23.03.92. Бюл. 1Ф 11 (71) Научно-исследовательский институт вычислительной техники (72) А.Г.Князев, Н,П.Ординарцева и В.М.Тихонов (53) 621.382(088.8) (56) Авторское свидетельство СССР

hL 227788775599, кл. Н 03 К 17/60, 1970.

Авторское свидетельство СССР

Рв 227381, кл. Н 03 К 17/00, 1968. (54) МАТРИЧНЫЙ КОММУТАТОР (57) Изобретение относится к импульсной технике, в частности к матричным коммутаторам многоканальных систем прецизионного измерения. Цель изобретения— расширение функциональных возможностей за счет обеспечения произвольного по!

Ы 1721816 А1 рядка коммутации выбранных коммутирующих узлов. Коммутатор содержит два пересчетных устройства 1 и 2, первый и второй дешифраторы 3 и 4, первый и второй элементы ИЛИ 5 и 6, пять элементов И 7 — 11, основной задающий генератор 12, п-выходной переключатель 13 режимов, дополнительный задающий генератор 14, горизонтальные шины 15 — 24 и вертикальные шины 25 — 34 матрицы коммутирующих узлов 35.1,...,35.100. Коммутатор позволяет осуществлять опрос требуемого коммутирующего узла. последовательный опрос коммутирующих узлов, начиная с любого крайнего узла, опрос по строкам и диагоналям матрицы, возврат к предыдущему коммутирующему узлу и циклический опрос нескольких критических коммутирующихуз- Ь лов, что обеспечивает его широкие функциональные возможности. 1 ил, 1721816

10 зом

Изобретение относится к импульсной технике и может быть использовано в устройствах вычислительной техники, в частности в многоканальных системах прецизионного измерения постоянного напряжения, Цель изобретения — расширение функциональных возможностей за счет обеспечения произвольного порядка коммутации выбранных коммутирующих узлов.

На чертеже представлена структурная схема матричного коммутатора, Коммутатор содержит первое 1 и второе

2 пересчетные устройства, первый 3 и второй 4 дешифраторы, первый 5 и второй 6 элементы ИЛИ, первый 7, второй 8, третий

9, четвертый 10 и пятый 11 элементы И основной задающий генератор 12, и-выходной переключатель 13 режимов, дополнительный задающий генератор 14, горизонтальные шины 15 — 24 матрицы коммутирующих узлов, вертикальные шины 25 — 34 матрицы коммутирующих узлов, коммутирующие узлы 35.1 — 35,100. Выходы первого пересчетного устройства 1 подключены к входам первогодешифратора

3, выходы которого подключены к горизонтальным шинам 15 — 24 матрицы коммутирующих узлов, выходы второго пересчетного устройства 2 подключены к входам второго дешифратара 4, выходы которого подключены к вертикальным шинам 25 — 34 матрицы коммутирующих узлов, Выход переноса ,второго пересчетного устройства 2 подключен к первому входу первого элемента И 7, Выход дополнительного задающего генератора 14 подключен к первым входам второго

8 и третьего 9 элементов И, первый вход четвертого элемента И 10 подключен к выходу основного задающего генератора 12, выход переноса nepeoro пересчетного устройства 1 соединен с первым входом пятого элемента И 11, второй вход которого подключен к первому выходу второй группы выходов и-выходного переключателя 13 режимов, второй выход которой подключен к вторым входам первого 7 и четвертого 10 элементов И, третий выход соединен с вторым входом второго элемента И 8, а четвертый выход — с вторым входом третьего элемента Yi 9, Выход первого элемента И 7 подключен к первому входу первого элемента ИЛИ 5, к второму входу которого подключен выход третьего элемента И 9, Выход первого элемента ИЛИ 5 подключен к тактовому входу первого пересчетного устройства 1, к тактовому входу второго пересчетного устройства 2 подключен выход второго элемента ИЛИ ". Первый, второй и третий входы второго элемента ИЛИ

6 подключены соответственно к выходам

55 четвертого 10, второго 8 и пятого 11 элементов И. Первый и второй выходы первой группы выходов и-выходного переключателя 13 режимов подключены соответственно на входы "Сложение" и "Вычитание" первого пересчетного устройства 1, третий и четвертый выходы которого подключены соответственно на входы "Вычитание" и "Сложение" второго пересчетного устройства 2.

Коммутатор работает следующим обраПри выдаче с и-выходного переключателя 13 режимов сигналов запрета (логический нуль) на второй 8, третий 9 и пятый 11 элементы И и сигналов разрешения (логическая единица) на первый 7 и четвертый 10 элементы И и установке обоих пересчетных устройств 1 и 2 в режим "Сложение" осуществляется последовательный опрос коммутируемых узлов матрицы, начиная с первого коммутируемого узла 35.1. В первоначальный момент времени оба пересчетных устройства 1 и 2 находятся в нулевом состоянии, т,е. в состоянии "Включено" находится первый коммутирующий узел 35.1.

Тактовые импульсы с выхода основного задающего генератора 12 через четвертый элемент И 10 и второй элемент ИЛИ 6 поступают на тактовый вход второго пересчетного устройства 2 и на выходах второго дешифратора 4, т.е. на вертикальных шинах

25 — 34 матрицы начинают последовательно появляться импульсы, С приходом каждого тактового импульса производится опрос следующего коммутирующего узла (35,2, 35.3, „„35,10). После прихода десятого тактового импульса второе пересчетное устройство 2 сбрасывается и на его выходе переноса появляется сигнал, который через первый элемент И 7 и первый элемент ИЛИ

5 поступает на тактовый вход первого пересчетного устройства 1 и переводит его в следующее состояние. Таким образом начинается опрос следующего десятка коммутирующих узлов (35.11, 35.12,.:.35.20) и т.д.

При установке обоих пересчетных устройств в режим "Вычитание" осуществляется последовательный опрос коммутирующих узлов, начиная с последнего (35,100), В режиме опроса коммутируемых узлов по столбцам матрицы с и-выходного переключателя 13 режимов сигналы разрешения выдаются на третий 9 и пятый 11 элементы

И, а на входы первого 7, второго 9 и четвертого 10 элементов И вЂ” сигналы запрета. Тактовые импульсы с выхода дополнительного задающего генератора 14 через третий элемент ИЛИ 5 поступают на тактовый вход первого пересчетного устройства 1, импуль1721816

10 сы на выходе которого последовательно опрашивают коммутирующие узлы первого столбца матрицы (при установке в режим

"Сложение" первого пересчетного устройства 1) или десятого (при установке в режим

"Вычитание" первого пересчетного устройства 1). С приходом десятого тактового импульса первое пересчетное устройство 1 сбрасывается и сигнал переполнения через пятый элемент И 11 и второй элемент ИЛИ

6 поступает на тактовый вход второго пересчетного устройства 2, тем самым обеспечивая последовательный опрос коммутирующих узлов следующего столбца матрицы (второго или девятого в зависимости от режима включения первого пересчетного устройства 1).

Аналогично работает матричный коммутатор в других режимах опроса коммутирующих узлов матрицы.

При выдаче с и-выходного переключателя 13 режимов сигналов запрета на первый

7 и пятый 11 элементы И и сигналов разрешения на второй 8, третий 9 и четвертый 10 элементы И и подаче на тактовый вход первого пересчетного устройства 1 с дополнительного задающего генератора 14, а на тактовый вход второго пересчетного устройства 2 с основного задающего генератора

12 количества импульсов, соответствующего номеру коммутируемого узла, осуществляется опрос требуемого коммутируемого узла.

При выдаче с и-выходного переключателя 13 режимов запрета на первый 7, четвер тый 10 и пятый 11 элементы И и установке обоих пересчетных устройств 1 и 2 в режим

"Сложение" происходит опрос коммутирующих узлов по диагонали, проведенной из левой нижней вершины матрицы (коммутирующий узел 35,1) в правую верхнюю (35.100), а при установке первого пересчетного устройства 1 в режим "Вычитание", а второго пересчетного устройства 2 в режим

"Сложение" происходит опрос коммутируемых узлов по диагонали, проведенной из левой верхней вершины матрицы (35.91) в правую нижнюю (35.10), Таким образом, устройство позволяет осуществлять опрос требуемого коммутирующего узла, последовательный опрос коммутируемых узлов, начиная с последнего или любого крайнего коммутирующего узла, опрос по строкам и диагоналям матрицы, возврат к предыдущему коммутирующему

55 узлу, циклический опрос нескольких критических коммутирующих узлов.

Формула. изобретения

Матричный коммутатор, содержащий первый и второй дешифраторы, входы которых подключены к выходам соответственно первого и второго пересчетных устройств, выходы первого дешифратора подключены к горизонтальным шинам матрицы коммутирующих узлов, а нечетные выходы второго дешифратора подключены к соответствующим нечетным вертикальным шинам матрицы коммутирующих узлов, и основной задающий генератор, отличающийся тем, что, с целью расширения функциональных возможностей за счет обеспечения произвольного порядка коммутации выбранных коммутирующих узлов, введены пять элементов И, два элемента ИЛИ, дополнительный задающий генератор и и-выходной переключатель режимов, а каждое пересчетное устройство выполнено в виде реверсивного счетчика, причем четные выходы второго дешифратора подключены к соответствующим четным шинам матрицы коммутирующих узлов, входы "Сложения" и "Вычитания" пересчетных устройств подключены к соответствующим выходам первой группы ивыходного переключателя режимов, выход переноса второго пересчетного устройства подключен к первому входу первого элемента И, выход дополнительного задающего генератора подключен к первым входам второго и третьего элементов И, пе рвый вход четвертого элемента И подключен к выходу основного задающего генератора, выход переноса первого пересчетного устройства соединен с первым входом пятого элемента И, второй вход которого подключен к первому выходу второй группы и-выходного переключателя режимов, второй выход которого подключен к вторым входам первого и четвертого элементов И, третий выход соединен с вторым входом второго элемента И, четвертый выход — с вторым входом третьего элемента И, выход первого элемента И подключен к первому входу первого элемента ИЛИ, к второму входу которого подключен выход третьего элемента И, выход первого элемента ИЛИ подключен к тактовому входу первого пересчетнаго устройства, а к тактовому входу второго пересчетного устройства подключен выход второго элемента ИЛИ,