Таймер

 

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (11) (s1)s G 06 F 1/08

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4839834/24 (22) 16,04.90 (46) 07,04.92. Бюл. М 13 (72) В.П. Лачугин и Е.В. Мизин (53) 681.3 (088.8) (56) Авторское свидетельство СССР

М 1038931, кл. G 06 F 1/04, 1981.

Авторское свидетельство СССР

М 1444738, кл. G 06 F 1/04, 1988. (54) ТАЙМЕР (57) Изобретение относится к автоматике и вычислительной технике и может быть использовано в управляющих вычислительных машинах и системах. Отличительной особенностью таймера является то, что точность отсчета временных интервалов зависит от количества отсчитываемых интервалов, т.е, является управляемой. величиной. Целью изобретения является повышение точности отсчета временных интервалов. Поставленная цель достигается введением в блок 5 управления элементов запрета 10, 11, элементов И 19, 20,-элемента ИЛИ 21.

1 ил.

1725211

Изобретение относится к автоматике и вычислительной технике и может быть использовано в управляющих вычислительных машинах и системах.

Цель изобретения — повышение точности отсчета временных интервалов.

На чертеже приведена структурная схема таймера.

Таймер содержит блоки 1 и 2 памяти, счетчик 3, мультиплексор 4, блок 5 управления, группу 6 выходов временного интервала, группу 7 тактовых входов, выход 8 окончания отсчета временного интервала.

Блок 5 управления содержит элемент 9 задержки, элементы 10 и 11 запрета, счетчики 12 и 13, триггер 14, селектор 15, задающий генератор 16, элементы 17, 18 задержки, элементы И 19, 20, элемент ИЛИ

21, вход 22.

Таймер работает следующим образом.

В исходном состоянии в блок 2 памяти занесены коды длительностей временных интервалов, подлежащих отсчету, а в блок 1 памяти — коды частоты, с которой будет выполняться отсчет каждого из временных интервалов, а также дополнительный признак (разряд) для каждого временного интервала, единичное значение которого свидетельствует о том, что код соответствующего интервала в блоке 2 памяти является последним из отсчитываемых интервалов. Количество ячеек памяти в блоке 1, хранящих признаки, равно количеству ячеек памяти в блоке 2, хранящих кодых временных интервалов.

Микросекундные интервалы заносятся в сегмент блока 2 памяти в ячейки с 0-й до

К-й, а миллисекундные и секундные интервалы — в сегмент блока 2 памяти в ячейки с (К+1)-й до п-й. При этом последние занятые ячейки памяти каждого из сегментов помечаются единичным признаком, записываемым в дополнительный разряд блока 1 памяти.

Счетчик 12 блока 5 управления обнулен, а в счетчике 13 блока 5 установлен адрес (К+1)-й ячейки, начиная с которой в блоке 2 памяти помещены миллисекундные и секундные интервалы времени (цепи начальной записи не показаны), Триггер 14 блока 5 находится в единичном состоянии, сигнал с прямого выхода которого открывает элементы 10 запрета и элемент И 19, а так:хе разрешает выдачу через селектор 15 адреса со счетчика 12 блока 5.

С приходом первого импульса от генератора 16 происходит следующее. По переднему фронту данного импульса

55 происходит чтение содержимого 0-й ячейки блоков 2 и 1 памяти. Сигналом, задержанным элементом 18 задержки, производится запись считанного слова из блока 2 в счетчик 3. Признак микросекундной частоты отсчета, считанный с блока 1 памяти, разрешает прохождение на счетный вход счетчика 3 синхроимпульсов микросекундной частоты.

Если такой импульс имеется на одном из входов группы 7 таймера, то произойдет прибавление единицы к содержимому счетчика 3, С блока 1 памяти содержимое дополнительного разряда поступает на вход 22 блока управления и далее на элементы 10, 19, 11 и 20.

Сигналом, задержанным элементом 9 задержки, произойдет запись содержимого счетчика 3 по старому адресу, т.е. в 0-ю ячейку блока 2 памяти. Если в дополнительном разряде блока 1 памяти записан ноль, то импульс с генератора 16, задержанный элементом 17 задержки, пройдет через открытый элемент 10 и увеличит содержимое счетчика 12 блока 5 памяти на единицу, т.е, будет сформирован адрес следующей ячейки блока 2 памяти.

Аналогичные действия повторяются в таймере до тех пор, пока в одном из дополнительных разрядов блока 1 памяти не окажется единица, которая закроет элемент 10 и откроет элемент И 19. После записи содержимого со счетчика 3 в ячейку блока 2 памяти сигнал с генератора 16, задержанный элементом 17, через открытый элемент 19 устанавливает счетчик 12 в нулевое состояние и переводит триггер 14 в нулевое состояние, что приводит к закрытию элементов 10 и 19 и открытию элементов 11 и 20, а также к разрешению выдачи адреса через селектор 15 со счетчика 13.

Поскольку в счетчике 13 установлен адрес (К+1)-й ячейки, то по переднему фронту следующего импульса от генератора 16 произойдет чтение содержимого (К+1)-й ячейки блоков 1 и 2 и запись считанного слова в счетчик 3. Из блока 1 памяти в мультиплексор 4 поступает признак соответствующей часто..ы, а содержимое дополнительного разряда поступает на вход 22 блока управления.

Если содержимое дополнительного разряда нулевое, то сигналом, задержанным элементом 17 задержки, через открытый элемент 11 в счетчике 13 будет сформирован адрес (К+2)-й ячейки. Этим же сигналом с выхода элемента 11 через элемент ИЛИ 21 триггер 14 будет вновь установлен в единичное состояние, Вновь будут просматривать1725211 ся ячейки с 0-й до тех пор, пока в одном из дополнительных разрядов блока 1 на встретится единица, после чего будет просмотрена (K+2)-я ячейка и т.д.

Если при просмотре ячеек сегмента, хранящего миллисекундные и секундные входами первого и второго элементов задержки и с входами разрешения чтения первого и второго блоков памяти, выход второго элемента задержки соединен с входом разрешения записи счетчика таймера, выход первого элемента, задержки соединен с первым входом первого элемента И и первым прямым входом первого элемента запрета, прямой выход триггера соединен с вторым входом первого элемента И и управляющим входом селектора, группа выходов которого соединена с группами адресных входов первого и второго блоков памяти и является группой выходов временного интервала таймера, группа выходов первого и второго счетчиков соединена с группами информационных входов селектора, выход первого элемента запрета соединен со счетным входом второго счетчика, выход третьего элемента задержки соединен с входом записи второго блока памяти, о т л и ч а юшийся тем. что, с,целью повышения точности отсчета временного интервала, в блок управления введены второй элемент И, второй элемент запрета и элемент ИЛИ, причем выход первого элемента задержки соединен с первым входом второго элемента И и первым прямым входом второго элемента запрета, второй прямой вход которого и второй вход второго элемента И соединены с инверсным выходом триггера, дополнительный выход первого блока памяти соединен с третьими входами первого и второго элементов И и инверсными входами первого и второго элементов запрета, выходы второго элемента И и второго элемента запрета соединены с входами элемента

ИЛИ, выходы второго элемента запрета и второго элемента И соединены соответственно со счетным входом и входом сброса первого счетчика, выход элемента ИЛИ соединен с единичным входом триггера, нулевой вход которого и вход сброса второго счетчика соединены с выходом первого элемента И. интервалы, в дополнительном разряде блока 1 встретится единица, то в результате откроется элемент И 20. Сигналом, задержанным элементом 17 задержки, через открытый элемент И 20 в счетчике 13 будет

10 сформирован адрес первой (К+1)-й ячейки данного сегмента.

Этим же сигналом с выхода элемента 20 через элемент ИЛИ 21 триггер 14 будет установлен в единичное состояние.

В дальнейшем работа таймера повторяется.

При окончании отсчета некоторого временного интервала на выходе 8 таймера по20 является сигнал пееполнения счетчика 3, а на группе 6 выходов — адрес окончившегося интервала.

Формула изобретения

Таймер, содержащий мультиплексор, счетчик, два блока памяти и блок управления, причем группа информационных входов мультиплексора является группой

30 информационных входов таймера, группа выходов первого блока памяти соединена с группой управляющих входов мультиплексора, выход которого соединен со счетным входом счетчика, выход переполнения которого является выходом окончания отсчета временного интервала таймера, группа вы35 ходов второго блока памяти соединена с группой информационных входов счетчика, группа разрядных выходов которого соединена с группой информационных входов второго блока памяти, блок управления содержит два счетчика, задающий генератор, три элемента задержки, первый элемент И, первый элемент запрета, селектор, триггер, выход задающего генератора соединен с

50

Составитель Н. Торопова

Техред М.Моргентал Корректор А. Осауленко

Редактор В. Данко

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101

Заказ 1176 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5