Устройство для преобразования кода

 

Изобретение касается выполнения арифметических операций в высокопроизводительных многорегистровых вычислительных устройствах с (-кодами Фибоначчи и золотой пропорции и является усовершенствованием устройства для преобразования кода поавт.свид, № 1367166. Целью изобретения является расширение функциональных возможностей за счет контроля процесса преобразования кода. Устройство содержит в каждом разряде регистр 2, элементы ИЛИ 9, 11, 17, 22, элементы И 10,12,13,15,16,18,19.21,23,24 и элементы НЕ 14,20. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (si)s Н 03 М 13/12

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ г «

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) 1367166 (21) 4813695/24 (22) 16.04.90 (46) 07.04.92, Бюл. ¹ 13 (71) Киевский политехнический институт им.

50-летия Великой Октябрьской социалистической революции (72) Г.М.Луцкий, Т,А.Блинова, С,В.Дрофа и

В.Н.Порев (53) 681.33(088.8) (56) Авторское свидетельство СССР

¹ 1367166, кл. Н 03 М 13/12, 1986. (54) УСТРОЙСТВО ДЛЯ ПРЕОБРАЗОВАНИЯ КОДА

„„Я „„1725401 А2 (57) Изобретение касается выполнения арифметических операций в высокопроизводительных многорегистровых вычислительных устройствах с f-кодами Фибоначчи и золотой пропорции и является усовершенствованием устройства для преобразования кода по авт.саид, № 1367166. Целью изобретения является расширение функциональных возможностей за счет контроля процесса преобразования кода, Устройство содержит в каждом разряде регистр 2, элементы ИЛИ 9, 11, 17, 22, элементы И

10,12,13,15,16,18,19,21,23,24 и элементы Н Е

14,20, 1 ил.

1725401

Изобретение относится к вычислительной технике, в частности к вычислительным устройствам с кодами Фибоначчи и кодами золотой пропорции, и является усовершенствованием изобретения по авт,св. hL

1367166.

Известно устройство для преобразования числа, представленного в коде классической золотой пропорции, содержащее в каждом разряде регистр, первый — восьмой элементы И, первый — третий элементы

ИЛИ, первый и второй элементы НЕ, входы первого — пятого разрядов регистра являются соответственно первым — пятым информационными входами данного разряда, вход шестого разряда регистра является управляющим входом разряда, прямой выход первого разряда регистра соединен с первым входом первого элемента ИЛИ, прямой выход второго разряда регистра соединен с первыми входами первого и второго элементов И, выход первого элемента И соединен с вторым входом первого элемента

ИЛИ, выход второго элемента И соединен с первым информационным входом следующего разряда устройства, инверсный выход второго разряда регистра соединен с первым входом третьего элемента И, выход четвертого элемента И соединен с первым входом второго элемента ИЛИ, прямой выход шестого разряда регистра соединен с управляющим входом следующего разряда устройства и с первым входом пятого элемента И, выход которого соединен с первым входом третьего элемента ИЛИ, инверсный выход шестого разряда регистра соединен с первым входом шестого элемента И, выход которого соединен с вторым входом третьего элемента ИЛИ, прямой выход третьего разряда регистра соединен с вторым входом второго элемента ИЛИ, выход которого соединен с вторыми входами первого и третьего элементов И и входом первого элемента НЕ, выход которого соединен с вторым входом второго элемента И, прямой выход четвертого разряда регистра соединен с первыми входами четвертого и седьмого элементов И, инверсный выход четвертого разряда регистра соединен с первым входом восьмого элемента И, выход третьего элемента ИЛИ соединен с вторым входом четвертого и восьмого элементов И и входом второго элемента НЕ, выход которого соединен с вторым входом седьмого элемента И, выход первого элемента ИЛИ является соответствующим информационным выходом устройства, выходы третьего и восьмого элементов И соединены соответственно с вторым и четвертым информационными входами следующего разряда, 5

55 выход седьмого элемента И каждого разряда, кроме предпоследнего, соединен с третьим информационным входом следующего разряда, третий информационный вход последнего разряда объединен с его управляющим входом.

Недостатком известного устройства является то, что в нем не осуществляется проверка правильности перевода чисел из прямого кода в дополнительный.

Целью изобретения является расширение функциональных возможностей за счет контроля процесса преобразования кода.

Поставленная цель достигается тем, что устройство для преобразования кода содержит в каждом разряде девятый и десятый элементы И, четвертый элемент ИЛИ, причем выход четвертого элемента ИЛ И каждого разряда устройства является контрольным выходом соответствующего разряда устройства, прямой выход первого разряда регистра каждого разряда устройства соединен с первым входом девятого элемента И того же разряда устройства, выход первого элемента И каждого разряда устройства соединен с вторым входом девятого элемента И того же разряда устройства, выходы девятого и десятого элементов И каждого разряда устройства соединены соответственно с первым и вторым входами четвертого элемента ИЛИ того же разряда устройства, выход четвертого элемента И и прямой выход третьего разряда регистра каждого разряда устройства соединены соответственно с первым и вторым входами десятого элемента И того же разряда устройства.

На чертеже представлена функциональная схема устройства для преобразования кода.

Устройство в каждом разряде

1 p... 1!... 1n+4 содержит регистр 2, входы первого — пятого разрядов которого являются соответственно первым — пятым информационными входами 3 — 7 данного разряда, вход шестого разряда регистра 2 является управляющим входом 8 разряда, Прямой выход первого разряда регистра 2 соединен с первыми входами первого элемента ИЛИ 9 и девятого элемента И 10, выход девятого элемента И 10 соединен с первым входом четвертого элемента ИЛИ 11, выход которого является контрольным выходом разряда, выход первого элемента ИЛИ 9 является выходом результата разряда.. Прямой выход второго разряда регистра 2 соединен с первыми входами первого и второго элементов

И 12 и 13. Выход первого элемента И 12 соединен с вторыми входами первого элемента ИЛИ 9 и девятого элемента И 10.

Выход второго элемента И 13 соединен с

1725401 первым информационным входом следующего разряда устройства, второй вход второго элемента И 13 соединен с выходом первого элемента НЕ 14, Инверсный выход второго разряда регистра 2 соединен с первым входом третьего элемента И 15, выход которого соединен с вторым информационным входом следующего разряда, Второй вход четвертого элемента ИЛИ 11 соединен с выходом десятого элемента И 16. Второй вход первого элемента И 12 соединен с входом первого элемента НЕ 14, вторым входом третьего элемента И 15 и с выходом второго элемента ИЛИ 17, первый вход которого соединен с входом десятого элемента И 16 и с выходом четвертого элемента И

18, первый вход которого соединен с прямым выходом четвертого разряда регистра

2 и с первым входом седьмого элемента И

19, выход которого соединен.с третьим информационным входом следующего разряда. Второй вход седьмого элемента И 19 соединен с выходом второго элемента НЕ

20, Инверсный выход четвертого разряда

20 регистра 2 соединен с первым входом восьмого элемента И 21, выход которого соединен с четвертым информационным входом следующего разряда. Вторые входы четвертого и восьмого элементов И 18 и 21 соединены с входом второго элемента НЕ 20 и с

30 разряда регистра 2 соединен с пятым информационным входом следующего разряда и с первым входом пятого элемента И 23, второй вход которого соединен с инверсным выходом пятого разряда регистра 2, инверсный выход шестого разряда которого соединен с первым входом шестого элемента И 24, второй вход которого соединен с прямым выходом пятого разряда регистра

1, Устройство выполняет перевод из прямого кода в дополнительный код чисел, представленных либо. в золотом I-коде, либо в 1-коде Фибоначчи, а также контроль процесса преобразования кода. При этом операнды представлены в минимизированной форме, содержащей не более двух единиц подряд, Операция выполняется в неавтономном режиме вычислений, т,е. операнды и результаты поступают поразрядно со старших разрядов. Разряды результата можно использова ь по мере ïõ вычислений, не дожидаясь завершения операции перевода.

Для получения дополнительного кода все разряды операнда инвертируются (если число отрицательное), и производится последо35

55 выходом третьего элемента ИЛИ 22, первый и второй входы которого соединены соот-ветственно с выходами пятого и шестого элементов И 23 и 24. Прямой выход шестого вательная свертка разрядов, начиная со свертки разрядов с весом а1 и а1 в разря1 ды с весом а1, вместо прибавления единицы в разряд с весом a„(" ), учитывая, что

a;(" ) =a1- +a;(" ) =(а ("+ )+

+ а1 (" +2))1 + a1 (" + "), производится приписывание единиц к записи кода с последующей сверткой. После приписывания единиц — (n + 1) — (n + 2)

a1 ° ° и a1 ° ° и свертки в разряде с. — (и +1) весом а1 ° ° должен быть нуль, поэтому к коду приписывается вторая единица — (и +1) а1 . Таким образом, формирование дополнительного кода осуществляется посредством выполнения последовательно двух сверток, Для устройства при правильной его работе выполняется следующее контрольное соотношение. При проведении операции свертки, начиная со старших разрядов, никогда не может встретиться ситуация, когда в 1-й разряд, где уже есть единица, должна быть записана еще одна единица, являющаяся результатом свертки последующих единиц с весами, 1 — 1 „— г

Следовательно, возникновение такой ситуации свидетельствует о сбое или отказе аппаратуры устройства, при этом обнаруживается только сбой или отказ, приводящий к переходу 0- 1.

Устройство работает следующим образом.

Пусть необходимо представить в дополп нительном коде число Ank = à, a1 " . Устк=О ройство содержит п+5 разрядов с номерами

k = 0,1,2,...,n+4, На управляющий вход 8 нулевого разряда устройства подается знаковый разряд операнда ао, на остальные входы этого разряда подаются нули. На вход 7 k-го разряда устройства (k=1,2„„,n) подается соответствующий разряд операнда ak. На входы 7(п+1)-ro и (n+3)-го разрядов устройства подается "0", на входы 5 (п+3)-ro и (п+ 4)-го разрядов устройства подается знаковый разряд операнда ао. Знаковый разряд а подается также на вход 5 (и+3)-го разряда устройства.

Пример. Рассмотрим работу k-ro (k=0,1,2, „и+4) разряда.

Пусть на k-м такте осуществляется прием k-го разряда операнда ak на вход 5 пятого разряда регистра 2. Одновременно из предыдущего (k — 1)-го разряда устройства на входы первого и второго разрядов регистра 2 поступают соответственно два разряда результата Sy-4 и Sk-з, на входы третьего и

1725401

Составитель Т.Блинова

Техред M.Ìîðãåíòàë Корректор О.Кравцова

Редактор Л.Гратилло

Заказ 1186 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб„4/5

Производственно-издательский комбинат "Патент", г. Ужгород, yn,Гагарина, 101 четвертого разрядов регистра 2 поступают соответственно два разряда промежуточного результата $ -г и Sp-1 (взависимости от нижнего индекса обозначения определяется вес разряда, верхний индекс 5 означает номер разряда устройства, в котором был вычислен разряд промежуточного результата), на вход шестого разряда регистра 2 поступает управляющий сигнал 8.

Если управляющий сигнал имеет единичное 10 значение, с помощью пятого и шестого элементов И 23 и 24 и третьего элемента ИЛИ

22 производится инвертирование разряда операнда àk. В противном случае инвертирование не происходит. С помощью элемен- 15 та НЕ 20, элементов И 18, 19 и 21 и ИЛИ 17 производится, если это возможно, свертка разряда операнда и разрядов промежуточного результата Sk-1 "и Sk-г" (т.е. замена единиц с весами а иа единицей с весом а ). Если свертку нельзя произвести (т.е. в разряде с весом с4 ", в который необходимо записать единицу, уже есть единица), в.элементе И 16 вырабатывается 25 контрольный сигнал, имеющий единичное значение. После первой свертки производится вторая свертка полученного разряда с весом сД и разрядов sk-з и Sk-4 с помощью элемента HE 14, элементов И 12, 13 и 15 и ИЛИ 9, При этом с выхода элемента

ИЛИ 9 снимается (k — 4)-й разряд дополнительного кода числа А. Если свертку нельзя произвести, в элементе И 10 вырабатывается сигнал, имеющий единичное значение.

Оба контрольных сигнала объединяются в элементе ИЛИ 11, выход которого является контрольным сигналом данного разряда.

Следовательно, если в данном разряде бу- 40 дет обнаружен сбой или отказ, на выходе элемента ИЛИ 11 появится сигнал, имеющий единичное значение.

На следующем (k+1)-м такте содержимое узлов k-го разряда устройства передается на соответствующие входы (k+1)-ro разряда устройства; разряды результата с выходов элементов И-13 и 15 подаются на входы 3 и 4 (k+1)-ro разряда устройства, с выхода элемента И 19 информация подается на вход 5 (К+1) — го разряда (если k+1= n+3, то на вход 3 (k+1)-го разряда устройства подается управляющий сигнал 8 (т.е, знаковый разряд операнда), с выхода элемента И 21 информация подается на вход 7 (k+1)-го разряда устройства, с прямого выхода шестого разряда регистра 3 знаковый разряд подается на управляющий вход 8 (k+1)-ro разряда устройства.

Указанные преобразования повторяются для каждого разряда устройства. С информационного выхода третьего разряда устройства снимается старший знаковый разряд, с информационного выхода четвертого разряда — младший знаковый разряд дополнительного кода, с информационного выхода пятого разряда — старшая цифра результата и т.д., с информационного (и+4)-го разряда устройства — последний и-й разряд дополнительного кода числа А, Таким образом, дополнительный код и-разрядного числа формируется за (и+5) тактов. При этом в каждом разряде осуществляется оперативный контроль функционирования аппаратуры, причем формирование контрольного сигнала не влияет на длительность такта работы устройства. На каждом такте может начинаться обработка нового операнда.

Формула изобретения

Устройство для преобразования кода по авт.св. KL 1367166, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей за счет контроля процесса преобразования кода, оно содержит в каждом разряде девятый и десятый элементы И, четвертый элемент ИЛИ, причем выход четвертого элемента ИЛИ разряда устройства является контрольным выходом разряда устройства, прямой выход первого разряда регистра разряда устройства соединен с первым входом девятого элемента И того же разряда устройства, выход первого элемента И разряда устройства соединен с вторым входом девятого элемента И того же разряда устройства, выходы девятого и десятого элементов И разряда устройства соединены соответственно с первым и вторым входами устройства элемента ИЛИ того же разряда устройства, выход четвертого элемента И и прямой выход третьего регистра разряда устройства соединены соответственно с первым и вторым входами десятого элемента И того же разряда устройства,