Устройство для контроля чередования фаз в трехфазной сети

 

Изобретение может быть использовано в релейной защите. Сущность изобретения: за счет введения мажоритарного элемента 22, элемента И-НЕ 21, двух компараторов 17,18, интегрирующего конденсатора 16, резистивного делителя 15 при симметричном или асимметричном повышении и понижении напряжения с элемента ИЛИ 11 выдается сигнал логического нуля, который поступает на усилитель 12, с выхода усилителя на исполнительный орган 13. 3 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (st) s H 02 Н 7/09, 3/24

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

I- ) () II г

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ кэ (61) 993379 (21) 4730257/07 (22) 15.08.89 (46) 15.04.92. Бюл. й. 14 (71) Научно-исследовательский институт автоматики . (72).И.Г.Ребрин, З.В.Лемш и В,H.Êîáçåâ (53) 621.316.925(088,8) (56) Авторское свидетельство СССР

М 993379, кл. Н 02 Н 3/24, 1978. (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЧЕРЕДОВАНИЯ ФАЗ В ТРЕХФАЗНОЙ СЕТИ

», Ы 1727187 А2 (57) Изобретение может быть использовано в релейной защите. Сущность изобретения: за счет введения мажоритарного элемента 22, элемента И-НЕ 21, двух компараторов 17, 18, интегрирующего конденсатора 16, резистивного делителя 15 при симметричном или асимметричном повышении и понижении напряжения с элемента ИЛИ 11 выдается сигнал логического нуля, который поступает на усилитель 12, с выхода усилителя на исполнительный орган 13, 3 ил.

1727187

10

25

50

Изобретение относится к электротехнике, может быть использовано, в частности, для оперативного контроля состояния трехфазной сети и защиты потребителей, в частности аппаратуры средств связи от неисправностей в трехфазной сети, и является дополнительным к авт. св. ¹ 993379.

Цель изобретения — расширение функциональных возможностей. путем обеспечения защиты электроустановок с высокой точностью за счет контроля напряжения по амплитуде от недопустимого отклонения напряжения.

На фиг,1 представлена блок-схема устройства; на фиг,2 и 3 — диаграмма работы устройства.

Устройство контроля чередования фаз содержит пороговый блок 1, выполненный на пороговых элементах 2-4, RS-триггеры

5-7 (R — запускающий вход, S — сбрасывающий вход), логические элементы И 8 — 10, логический элемент ИЛИ 11, согласующий усилитель 12, исполнительный орган 13, трехфазный однополупериодный выпрямитель 14, входы которого соединены соответственно с клеммами для подключения к фазам А,В,С, а выход соединен с входом резистивного делителя 15, выход которого подключен к клемме для соединения с нулевым проводом и первой обкладке интегри- 30 рующего конденсатооа 16, а средняя точка соединена с второй обкладкой интегрирующего конденсатора 16 и с инвертирующим входом первого компаратора 17 и прямым входом второго компаратора 18, вторые входы которых соединены с источниками первого и второго опорных напряжений, а выходы — соответственно с первым входом четвертого элемента И 19 и первым входом.второго элемента ИЛИ-НЕ 20, выход которого соединен с третьими входами первого

8, второго 9, третьего 10 элементов И, а второй вход — с выходом четвертого элемента И 19, второй вход которого через элемент

И-НЕ 21 подключен к выходумажоритарного элемента 22, выполненного на трех схемах И 23 — 25 и на элементе ИЛИ 26, входы которого соединены с соответствующими выходами порогового блока 1.

Устройство работает следующим образом, Импульсы 30-32, соответствующие положительным полупериодам питающего напряжения, с выходов порогового блока 1 поступают на RS-триггеры 5 — 7. Выходные сигналы 33-35 триггеров 5-7 сравниваются на элементах И 8 — 10, на выходах которых появляются импульсы 36 — 38. Эти импульсы подаются на элемент ИЛИ 11, на выходе которого при неправильном чередовании фаз появляется сигнал 39 логического нуля.

Напряжение трех фаз трехфазного источника переменного тока после однополупериодного трехфазного выпрямителя 14 поступает через резистивный делитель 15 на входы компараторов 17,18, на другие входы которых поступают Иоп мин и И on макс соответственно (фиг.2, позиция 45), Напряжения 30-32 с выходов порогового блока 1 поступают на вход мажоритарного элемента 22, в котором после схемы И 23-25 импульсы 40 — 42 поступают на вход элемента

ИЛИ 26 мажоритарного элемента, с выхода которого последовательность импульсов 43 поступает на вход И-НЕ 21,, на выходе которого образуются стробирующие импульсы

44. В случае отклонения напряжения ниже нормы в одной или нескольких фазах на выходе компаратора 17 образуется сигнал

46 логической единицы, который сравнивается со стробирующими импульсами 44. В случае отклонения напряжения ниже нормы на выходе элемента И 19 появляются положительные прямоугольные импульсы 47. В случае отклонения напряжения выше нормы на выходе компаратора 18 появляются положительные прямоугольные импульсы

48, а на выходе элемента ИЛИ-НЕ 20 плявляются сигналы 49 логического нуля в случае отклонения напряжения от нормы, которые подаются на входы элементов И

8-10, а на выходе элемента ИЛИ 11 при неправильном чередовании фаз или недопустимом отклонении напряжения появляется сигнал логического нуля, который через усилитель 12 поступает на исполнительный орган 13, который срабатвывает в случае недопустимого отклонения напряжения или неправильного чередования фаз.

Формула изобретения

Устройство для контроля чередования фаз в трехфазной сети по авт. св. ¹ 993379, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей путем обеспечения защиты электроустановок от недопустимого отклонения напряжения с высокой точностью за счет контроля напряжения по амплитуде, в него дополнительно введены мажоритарный элемент, элемент И-НЕ, два компаратора, интегрирующий конденсатор, четвертый элемент И, элемент ИЛИ вЂ” НЕ, резистивный делитель и трехфазный однополупериодный выпрямитель, входы которого соединены соответственно с клеммами для подключения к фазам А,В,С, а выход соединен с входом резистивного делителя, выход которого подключен к клемме для соединения с нулевым проводником и к первой об1727187 кладке интегрирующего конденсатора, а средняя точка резистивного делителя соединена с второй обкладкой интегрирующего конденсатора, с инвертирующим входом первого компаратора и прямым входом второго компаратора, вторые входы которых соединены с введенными источниками первого и второго опорных напряжений, а выходы — соответственно с первым входом четвертого элемента И и первым входом элемента ИЛИ-НЕ, выход которого соединен с третьими входами первого, второго и третьего элементов И, а второй вход — с

5 выходом . четвертого элемента И, второй вход которого через элемент И вЂ” НЕ подключен к выходу мажоритарного элемента, входы которого соединены с соответствующими выходами порогового блока.

1727187

41

4б

Составитель T. Щеголькова

Редактор Т. Лазоренко Техред М.Моргентал Корректор Н, Король.

Заказ 1282 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул,Гагарина, 101