Демодулятор сигналов относительной фазовой манипуляции
Изобретение относится к радиотехнике. Цель изобретения - повышение помехоустойчивости при дроблениях. Для достижё- ния цели в демодулятор, содержащий... формирователь 3 сигнала, триггер 7, блок 4 выделения тактовой частоты, генератор (5 опорного сигнала, распределитель 5. введены формирователь 1 опорного сигнала, коррелятор 2, блок 8 перекодирования. Предложенный демодулятор обеспечивает уменьшение джиггера, та к как для уменьшения влияния шума используется не ограничение полосы спектра сигнала, а селекция первого пересечения текущей реализации сигнала нулевого уровня, попадающего в укороченный интервал наблюдения, центральная точка которого совпадает с математическим ожиданием пересечения. 1 з.п.ф-лы, 1 ил.
СОЮЗ СОВЕТСКИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИК
ГОСУДАРСТВЕННЫЙ КОМИТЕТ ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ ПРИ ГКНТ СССР ОПИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4728739/09 (22) 08.08.89 (46) 15.04.92. Бюл. М 14 (71) Ярославское конструкторское бюро радиоприборов (72) В.Л.Чернышев (53) 621.396.6 (088.8) (56) Авторское свидетельство СССР М 1160596, кл. Н 04 1 27/22, 1984. (54) ДЕМОДУЛЯТОР СИГНАЛОВ ОТНОСИ,ТЕЛЬНОЙ ФАЗОВОЙ МАНИПУЛЯЦИИ (57) Изобретение относится к радиотехнике. Цель изобретения — повышение помехоустойчивости при дроблениях. Для достиже-. ния цели в демодулятор, содержащий „„!Ы „„1 727207 А1 формирователь 3 сигнала, триггер 7, блок 4 выделения тактовой частоты, генератор 6 опорного сигнала, распределитель 5, введены формирователь 1 опорного сигнала, коррелятор 2, блок 8 перекодирования. Предложенный демодулятор обеспечивает уменьшение джиттера, так как для умен ьшения влияния шума используется не ограничение полосы спектра сигнала, а селекция первого пересечения текущей реализации сигнала нулевого уровня, попадающего в укороченный интервал наблюдения, центральная точка которого совпадает с математическим ожиданием пересечения. 1 з.п.ф-лы, 1 ил. 1727207 Изобретение относится к радиотехнике и может использоваться в системах обмена дискретными сообщениями для приема сигналов относительной фазовой манипуляции. Целью изобретения является повышение помехоустойчивости при дроблениях. На чертеже изображена структурная электрическая схема предлагаемого демодулятора. Демодулятор содержит формирователь 1 опорного сигнала, коррелятор 2. формирователь 3 сигнала, блок 4 выделения тактовой частоты. распределитель 5, генератор 6 опорного сигнала, триггер 7, блок 8 перекодирования. Коррелятор 2 содержит перемножитель 9, первый блок 10 задержки, сумматор 11, ключ 12, второй блок 13 задержки, вычитатель 14, интегратор 15. Блок 4 выделения тактовой частоты содержит блок 16 задержки, элемент И 17, RS-триггер 18, формирователь 19 импульсов, делитель 20 частоты, элемент ИЛИ-НЕ 21, регистр 22 сдвига. Распределитель 5 со.держит триггер 23, элементы ИЛИ-НЕ 24 и 25. Демодулятор работает следующим образом. На выходы формирователя 1 и перемножителя 9 поступает. входной фазоманипулированный сигнал. В спектре сигнала, получаемого после перемножения входного сигнала на опорное напряжение, поступающее на другой вход перемножителя 9 с выхода формирователя 1, содержится низкочастотная составляющая, из которой формируется две информационные последовательности. Первая информационная последовательность формируется на выходеформирователя 3, осуществляющего подавление высокочастотных составляющих спектра сигнала и ограничение амплитуды сигнала. Вторая информационная последовательность формируется на выходе цепи последовательно соединенных блока 10, задерживающего сигнал на время генерации половины посылки сигнала, сумматора 11, осуществляющего суммирование сигна- 50 лов, поступающих с выхода и входа блока 10. ключа 12, пропускающего на вход блока 13 формируемые на выходе сумматора 11 сжатые по времени посылки сигнала, блока 13, задерживающего сигнал на время генерации половины посылки сигнала, вычитатель 14, осуществляющего вычисление . разности между сигналами, поступающими с выхода и входа блока 13, интегратора 15, осуществляющего накопление (интегрирование) сигнала, и триггера 7, с помощью которого осуществляется взятие зтсчета знака входного сигнала в моменты времени, кратные длительности информационного символа. В качестве управляющего сигнала, подаваемого на вход синхронизирующего импульса триггера 7 и вход ключа 12, используются тактовые импульсы, формируемые на выходе блока 4 выделения тактовой частоты, Для обеспечения приема сигналов отно-. сительной фазовой манипуляции, частота манипуляции которых, превышает 30-60 МБот, в устройстве используются блоки 10 и 13, сумматор 11, вычитатель 14 и ключ 12, С помощью блока 10, сумматора 11 и ключа 12 осуществляется сжатие посылки сигнала. При этом формируется временный интервал. на котором осуществляется принудительный разряд накопительного кон- денсатора интегратора 15. гасящим импульсом, который формируется иэ сигнала, формируемого на выходе ключа 12 с помощью блока 13 и сумматора 11. Вместе с сигналом, несущим полезное сообщение, на перемножитель 9 поступают помехи, вызывающие дробление сигналов в первой информационной последовательности. В установившемся режиме работы демодулятора первая информационная последовательность опережает вторую информационную последовательность одного и того же сообщения на одну посылку. Блок 16 осуществляет задержку первой информационной последовательности на время, превышающее длительность информационной посылки на часть длительности информационной посылки. Элемент И 17 и элемент ИЛИ-НЕ 21 реализуют логические функции вида $1 = X1X2 У2 Х1 Ч х2 где х> и x2 — переменные, принимающие значение 0 или 1 в соответствии со значениемдвоичных сигналов, поступающих на входы элементов 17 и 21 с выхода триггера 7 и с выхода блока 16. Сигналы, формируемые на выходе элементов И 17 и ИЛИ вЂ” НЕ 21, поступают на установочные входы RS-триггера 18. Сигнал единичного уровня, формируемый на выходе элемента И 17, переводит триггер 18 в первое состояние, а сигнал единичного уровня, формируемый на выходе элемента ИЛИ-HE 21, переводит RS-триггер 18 so второе состояние. При случайных смещениях импульсов на выходе формирователя 3 (вызванных возAr =Тз — Т; информационные последовательности не- 10 дробленных двоичных сигналов, перепады 25 55 действием шума), не превышающих интервал где Тз — время задержки блока 16: Т вЂ” длительность информационной посылки сигнала, причем Тз > Т, на выходах RS-триггера 18 устанавливаются напряжения которых на границах разнознаковых посылок совпадают по времени с границами посылок первой информационной последовательности, поступающей. на первые входы элементов И 17 и ИЛИ вЂ” НЕ 21, Устранение дробления в двоичных посылках сигнала обуславливает снижение среднего числа срывов синхронизма. Триггер 23 распределителя 5 делит последовательность импульсов, поступающих с генератора 6, нэ двэ. Импульсы с генератора 6 и с выходов триггера 23 подаются на входы элементов ИЛИ вЂ” НЕ 24 и 25, на выходах которых формируются две импульсные последовательности, частоты которых в два раза меньше исходной, генерируемой генераторам 6. Ири этом импульсы первой последовательнасти рэспола>кены между импульсами второй последовательности, а по времени импульсы обеих последовательностей не совпадают. Регистр 22 предназначен для задержки сигнала, поступающего на его информационный вход с выхода триггера 7, на время, равное разности между задержкой сигнала в цепи блока 16 и длительности посылки. Сдвиг содержимого регистра 22 осуществляется импульсами, поступающими на ега второй вход с выхода элемента И 24. Сигналы, формируемые на прямом и инверсном выходах RS-триггера 18, на прямом и инверсном выходах триггера 7, на прямом и инверсном выходах регистра 22 и выходах элементов ИЛИ-НЕ 24 и 25, подаются на выходы формирователя 19, на выходе которого формируется импульсная последовательность, заключающая в себе информацию о текущей фазе колебания тактовой частоты. Эта импульсная последовательность делится делителем 20 частоты, на выходе которого формируется выходное колебание блока выделения тактовой частоты 4, поступающее затем на вход для синхронизирующего импульса триггера 7 и второй, вход ключа 12. принимающие значение О или 1 в соатветствии с текущими значениями двоичных сигналов, поступающих соответственно на третий, пятый первый, седьмой и восьмой входы формирователя 19 с прямых выходов блоков 7, 22. 18 и выходов блоков 24 и 25. хз, х4, х — булевые переменные, принимающие значения 1 или 0 в соответствии с текущими значениями двоичных сигналов, поступающих соответственно на четвертый, шестой и второй входы формирователя 19 с инверсных выходов блоков 7, 22, 1 . Импульсная последовательность, формируемая на выходе формирователя 19, получается из импульсной последователь5 ности, поступающей на седьмой вход фор мирователя 19, путем исключения из нее или добавления в нее импульсов при наличии недопустимого рассогласования между оцениваемыми параметрами (фазой выделяемого колебания тактовой частоты) и его истинным значением. Значительное рассогласование между оцениваемым параметром и его истинным значением устраняется "мгновенно" путем исключения из исходной импульсной последовательности сразу серии импульсов. Добавление в исходную импульсную последовательность, поступающую на седьмой вход формирователя 19, или исключение из него одного или нескольких импульсов осуществляется при х4 у х5, T.å. при одновременном поступлении на первый и пятый входы, формирователя 19 сигналов различного уровня. Блок 6 предназначен для преобразования относительного кода информационной последовательности, выделяемой на выходах триггера 7, s абсолютный кад. Формула изобретения 1. Демодулятор сигналов относительной фазовай манипуляции, содержащий триггер, формирователь сигнала, выход которого соединен с первым входом блока выделения тактовой частоты, генератор опарнога сигнала, выход которого соединен с входом распределителя, первый и второй выходы которого соединены соответственна с вторым и третьим входами блока выделения тактовой частоты, о т л и ч э ю шийся тем, чта, с целью повышения помехоустойчивости при дроблениях, введены формирователь опорного сигнала, коррелятор и блок перекодирования, первый вход коррелятора и вход формирователя опорного сигнала являются входом демодулятора, выход формирователя опорного сигнала соединен с вторым входом коррелятора, первый и второй выходы которого соединены соответственна с входом формирователя сигнала и 1727207 Составитель Н.Лазарева Техред М.Моргентал Корректор Л,Патай Редактор Ю.Середа Заказ 1283 Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж-35, Раушская наб., 4/5 Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 10 первым входом триггера, второй вход кото-. рого и третий вход коррелятора соединены с выходоМ блока выделения тактовой частоты, четвертый вход которого и первый вход блока перекодирования соединены с пер- 5 вым выходом триггера, второй выход которого соединен с вторым входом блока перекодирования и пятым входом блока выделения тактовой частоты, при этом блок . выделения тактовой частоты содержит блок 10 задержки, выход которого соединен с первыми входами элемента И, и элемента ИЛИ- . НЕ, выходы которых соединены с входами RS-триггера, выходы которого .соединены. соответственно с первым и вторым входами 15 формирователя импульсов, выход которого соединен с входом делителя. частоты, второй вход элементов И. ИЛИ-НЕ, третий вход формирователя импульсов, первый вход регистра сдвига являются четвертым 20 входом блока выделения тактовой частоты, пятым входом которого является четвертый вход формирователя импульсов, выходом которого является выход делителя частоты. первый и второй выходы регистра сдвига соединены с пятым и шестым входами формирователя импульсов, седьмой вход которого и второй вход регистра сдвига являются вторым входом блока выделения тактовой частоты, третьим входом которого является восьмой вход формирователя импульсов. 2.Демодулятор по п.1. отл и ч а ю щ и йс я тем. что, коррелятор состоит из после- . довательно соединенных перемножителя, nepsoro блока задержки, сумматора, ключа, второго блока задержки, вычитателя и интегратора. причем выход ключа соединен с вторым входом вычитателя, первый, второй входы перемножителя являются первым и вторым входом коррелятора, выход перемножителя соединен с вторым входом сумматора и .является первым выходом коррелятора, третьим входом и вторым выходом которого являются соответственно второй вход ключа и выход интегратора.
