Устройство для умножения

 

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств электронных вычислительных машин. Цель изобретения - повышение быстродействия о Новым в устройстве, содержащем n-разрядный сдвиговый регистр множителя, n-разрядный сдвиговый регистр 2 множимого, три полусумматора , элемент ИЛИ, (2п-4) основных сумматоров, (2п-4) дополнительных сумматоров, 2п-разрядный регистр результата, является введение п/2- разрядного сдвигового управляющего регистра, п/2 групп трехвходовых элементов И и группу элементов ИЛИ, что позволило формировать в каждом такте не более двух частичных произведений одного веса разрядов и уменьшить время суммирования частичных произведений . 1 табл., 5 ил

„,SU„„1735842

С0103 ССОЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

А1 (1) С 06 F 7/52

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

1 двенадцати, соответственно, 4 (и-1) элементов Й 4, группу элементов ИЛИ 5 и и рм из четырех — входовых, восьми (у - 1)входовых, соответственно, восьми двух- д входовых элементов ИЛИ, первый полу- д сумматор 6,(2n- 4) основных сумматоров р

7, второй полусумматор 8, элемент ИЛИ

9, (2n-4) дополнительных сумматоров

10, третий полусумматор 11, 2п-разрядный регистр 12 результата, инфор-. мационные входы 13-16 устройства, установочный вход 17 устройства.

Устройство для умножения. работает. ф следующим образом, йь

В исходном состоянии регистры 1, 2,3 и 12 обнулены

Множитель А = а(, а ..., ау„

% . а,, а„; ...а „1 последовательно

/ г1 / ° ° ° л, подается на первый и третий входы

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОЧНРЫТИЯМ

ПРИ ГКНТ СССР (21) 4680519/24 (22) 18,04.89 (46) 23.05.92, Вюл. Г 19 (71) Институт кибернетики им. В,М, Глушкова (72) Н,Б, фесенко (53) 681.325 (088.8)

1 (54) УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ (57) Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств электронных вычислительных машин. Цель изобретения - повышение быстродействия. Новым в устройстве, В

Изобретение относится к области вычислительной техники, в частности: к устройствам умножения, и может быть использовано при построении арифметических устройств электронных вычислительных машин.

Цель изобретения - повышение быстродействия, На фиг.1-4 изображена схема устройства; на фиг.5 - алгоритм получения частичных произведений, одинаковых по весу.

Устройство для умножения:содержит и-разрядный сдвиговый регистр 1 множителя, и-разрядный сдвиговый регистр

2 множимого, у -разрядный сдвиговый и управляющий регистр 3, у групп трехвходовых элементов И 4 из четырех, ! содержащем и-разрядный сдвиговый регистр множителя, и-разрядный сдвиго- . внй регистр 2 множимого, три полусумматора, элемент ИЛИ, (2n-4) основных сумматоров, (2n-4) дополнителвных сумматоров, 2п-разрядный регистр результата, является введение n/2разрядного сдвигового управляющего регистра, и/2 групп трехвходовых,эле" ментов И.и группу элементов ИЛИ, что позволило формировать в каждом такте не более дв! х частичных произведений одного веса разрядов и уменьшить время суммирования частичных произ" ведений. 1 табл., 5 ил.

173 У42

4 нал с выхода первого разряда этого регистра поступает на входы (- + 1)

4 последних четных трехвходовых элементов И 4 первой 4.1, второй 4.2, соn . n ответственно --й 4.- групп 2 2

Сигнал с выхода первого разряда устройства, причем на первый вход, и начиная с у-го разряда, а на третий и вход, начиная с (у + 1)-Го разряда, Одновременное множимое В

Ь1 у Ъ|роoо Ъ|» у Ь»» эoob>

- +! — +2

2 г последовательно подается на второй и четвертый входы устройства, причем

М

11 на второи вход, начиная с у-го разряда, а на четвертый вход, начиная и с (2 + 1 )-ro Ра з ряда, В первом такте одновременно с множителями на установочный вход устройства поступает единичный сигнал, который записывается в первый рази ряд — -разрядного сдвигового управля2 а сигнал с выхода первого разряда этого регистра поступает на входы последнего и — последних нечетных

4 трехвходовых элементов И 4 первой

4.1, второй 4.2, соответственно, и „n

2 2

--й 4.- групп.

Сигнал с выхода старшего разряда и разрядного сдвигового регистра 2 множимого поступает на входы.

m (- + 1) первых нечетных трехвходовых

4 элементов И 4 первой 4.1, второй 4,.2

n . n соответственно, у -й 4,у групп, а сигюцего регистра.

В каждом такте одновременно с записью разрядов множимого и множителя в и-разрядном сдвиговом регистре 1. множителя и и-разрядном сдвиговом регистре 2 множимого происходит сдвиг информации .на один разряд, и причем в — старших разрядах проис2 ходит сдвиг информации в направлении и от п-.ÃÎ к (2 + 1)-му Разряду, а. в младших разрядах происходит сдвиг информации в направлении от первого .и к --му разряду

Сигнал с выхода старшего разряда и-разрядного сдвигового, регистра 1 множителя поступает на входы первоI го и m/4 первых четных трехвходовых элементов И 4 первой 4.1, второй и

4.2, соответственно, 2 и 4.п/2 групп, 10

10 2 -разрядного сдвигового управляющего регистра 3 поступает на входы трехвходовых элементов И 4 первой группы 4.1.1, 4.1.2, 4.1„3, 4,1,4, сигнал с выхода второго разряда этого регистра поступает на входы трехвходовых элементов 4 второй группы

4.2,1, 4,2,2...4,2,12, соответствени

20 нб, сигнал с выхода --го разряда

2 п

2 -разрядного сдвигового управляющего ре»истра 3 поступает на входы трехвходовых элементов И 4 --группы и

25 n n n

4 2 ° 1, 4 2 .2...4 ° | (4n - 4) .

В результате на выходах элементов:

И 4 первой, второй, соответственно, и

2-й групп формируются в каждом такте. компоненты частичных произведений причем в одном такте формируются не более двух одинаковых по весу компонент.

35 иВ первом такте в первый разряд и-разрядного сдвигового регистра 1 множителя будет записано значение и (2 + 1)-го разряда à I» множитедя А

-+l

v

2 п

40 а в и-и разряд - значение — -ro раз2 ряда а „ множителя А. Одновременно K в первый разряд и-разрядного сдвигового регистра 2 множимого будет заи . писано значение (- + 1)-го разряда

Ь»» множимого В, а в и-й разряд2. +i значение 2 го разряда Ъ»» множимои

50 го В, При этом в первый разряд --разрядного сдвигового управляюц»его регистра будет записано единичное значе.we. Ha выходах элементов И 4 первой

55 группы 4.1.1, 4.1.2, 4,1.3, 4.1.4 сформируются компоненты первого частичного произведения а„ Ья, а Ь а а 7 Y д я ал ь а,» Ь„, а„Ь„. На основных а РЧ r — àф! Y+f

173 сумматорах 7 и дополнительных сумматорах 10 они просуммируются с промежуточным значением суммы частичных произведений (в .первом такте ее значение нулевое), и результат в виде первой промежуточной, суммы записыва. ется в 2п-разрядный регистр 12 результата.

Во втором такте одновременно со сдвигом информации в первый разряд п-разрядного сдвигового регистра 1 множителя будет записано значение п (- + 2)-го разряда а„ множителя А, 2 2 а в п-й разряд " значение (- — 1)-го

2 разряда а» множителя А. Одновреiil менно в первый разряд и-разрядного сдвигового регистра 2 множимого буп дет записано значение (- + 2)-ro

2 разряда Ь„ множимого В, а в и-й

- + 2. п ра.эряд - значение (- - 1)-го разряда

Ь и . множимого В. При э-ом во второй -1 разряд п-разрядного сдвигового управляюц)его регистра 3 будет записано единичное значение.

На выходах элементов И 4 второй группы 4,2.1, 4.2.2....4.2.12 сфор" мируются. компоненты второго частичноного произведения а„, Ь„, а„ Ь„ г. ъ а„Ь),, а„Ь„, а„Ь

2 " г аП, И+2 У »„Л, У и,г ТФ

Ъ а Ь à b» г а а а Ь, а„Ъ„ а Ь

+ г+z z, 2 2 а„ Ь„ .2 + 2 «2 + 2

На основных 7 и дополнительных

10 сумматорах зти компоненты суммируются вместе с первой промежуточной суммой частичных произведений, и результат в виде второй промежуточной суммы записывается в 2п-разряд" ный регистр 12 результата.

В i-м такте одновременно со сдвигом информации, в первый разряд иразрядного сдвигового регистра 1 мно1, п жителя будет записано значение (2 +

+ i)-го разряда а„, множителя А, в п п-й разряд - значение (- - i + 1)-ro

2 разряда а» . множителя А, Одновреф-i+4 менно в первый разряд й-разрядного сдвигового регистра 2 множимого будет

5842 п

2 записано значение (- + i)-го разряда

Ь„, множимого В, а в и-й разряди значение (- - i + 1).-го разряда

b, множимого В. При этом в i-й ф -) )+1 п разряд --разрядного сдвигового уп2 равляющего регистра 3 будет записано единичное значение.. а„. Ь„,, а„, Ь„ — -)+<

-1+ ) -)+) — -1+2 а„, Ь„ — -i+i — -) + 3 г. 2 а„. Ь,„ — -1+2 — -) +) г z а . Ь„

% -)+3 — -)Ф 1

z ь„ — +1

° а» ° — -))-)

2. а„.Ь», а b»

2 2 — Ф) -i+ f У -1 -1+2

25 а„. by;, а„+ bn

z г

an Ь„...a» ° b» — -i З вЂ” +1 — + В. +1-I

2 2 2 2 а„. Ь,„., а„, b„° — +) -{ + — + ° °

На основных 7 и дополнительных

1 0 сумматорах, полусумма торах 6, 8 и 11 и с помощью элемента ИЛИ 9 компоненты i-ro частичного произведения суммируются со значениями (i-1)-й промежуточной суммы.. В ?п-разрядный регистра 12 результата записывается значение i-й промежуточной суммы. и

 — -м такте одновременно со сдви2

0 гом информации в первый разряд п-разрядного сдвигового регистра 1 множителяя будет за писа но зна ч ение старшего разряда а множителя А, в п-й разряд - значение младшего разряда а множителя А. Одновременно в первый разряд п-разрядного сдвигового регистра ? множимогo будет записано значение старшего разряда Ь| множимого В, à à и-й разряд " значение младшего разряда Ь„ множимого В, При п п этом в --й разряд --разрядного сдви2 . 2 гового управлявшего регистра 3 будет записано единичное значение. п

Я На выходах элементов И 4 --й

2 группы 4.- ° 1, 4.— 2... 4.- (4п-4) сформируются компоненты я -го частичп

На выходах элементов И 4 i-й группы 4.i.1, 4.i.2 . ° .4.i (8 (i-I). + 4 ) сформируются компоненты х-го частич15 ного произведения

1735842

Äoro произведения à „b, à „b q, а Ь,, а,b> а Ь, ....а,b>, a„b» а Ъ и, У г ау b |...а,b„» an- Ь|, а,Ь„, аиЬ,, а,,Ь, а Ь„, a„b» а Ь „... a„b n

2 ау Ь„° «a„bn-z a„- Ъя алЬв а„,Ъ„, а„Ь„.

На основных 7, дополнительных 10 сумматорах, полусумматорах 6,8 и 11 и с помощью элемента ИЛИ 9 компоненп ты — -ro частичного произведения

2 суммируются вместе со значениями п (- — 1)-. " промежуточной суммы частич2 ных произведений, и значение результата записывается в 2п-разрядный регистр 12 результата, причем в младший его разряд записывается значение сигнала с выхода элемента И 4 и п

--й групп 4,- (4n-4) сформировав2 2

t шего компоненту частичного произведения а„Ь„- ..В результате работы устройства на 2п-разрядном регистре 12 результата оудет находиться окончательное значение произведения.

В таблице даны номер разряда регистра результата и формируемые компоненты частичных произведений.

Формула изобретения

Устройство для умножения, содержащее и-разрядные сдвиговые регистры множимого и множителя (п - разрядность сомножителей, четное), элемент

ИЛИ, три полусумматора (2n-4) основных сумматоров разрядов, (2n-4) дополнительных сумматоров разрядов и

2п-разрядный регистр результата, причем выходы переноса и суммы первого полусумматора соединены соответственно с первыми входами элемента ИЛИ и первого дополнительного сум" матора (2n-1)-го разряда, выход переноса которого соединен с вторым входом элемента ИЛИ, выход которого соединен с входом 2п-го разряда=

2п-разрядного регистра результата, вход R-ro разряда которого соединен соответственно с выходом суммы дополнительного сумматора R-ro разряда (R = n + — + 1,..2n - 1), выход пеп

2 реноса дополнительного сумматора

1-ro разряда соединен с третьим вхо" дом дополнительного сумматора (1-1)-ro

l0

l5

Ю

J I п разряда (1 =,n + у + 1 ... 2п-2), выход суммы дополнительного сумматора

j-го разряда соединен соответственно с входом j-го разряда 2п-разрядного регистра результата (j 4...-1 2 выход j-ro разряда которого соединен соответственно с первым входом основного сумматора j-го разряда, выход суммы второго полусумматора соединен с входом второго разряда 2празрядного регистра результата, выходы третьего разряда и каждого р-го разряда которого соединены соответственно с первыми входами основных сумматоров третьего и р-го разрядов п п (р = — + 3 ... n + - - 1) выход

2 2 и суммы основного сумматора (и + ——

1)-го разряда соединен с первым входом дополнительного сумматора п (n + 2 — 1)-го разряда.,входы п-х разрядов и п-разрядных сдвиговых регистров множителя и множимого соединены соответственно с первым и вторым информационными входами устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения быстроп деиствия, в него введены 2 -разрядный сдвиговый управлящий регистр, n/2 групп трехвходовых элементов И (из

4,12...4(п-1) элементовИ, группаэлеи ментов ИЛИ (из четырех — -входовых вось"

2 ги, ми - — 1)-входовых ... восьми двухвходовых элементов ИЛИ), причем первые входы: трехвходовых элементов И в каждои

i-й группе объединены и соединены соответственно с выходом i-ro разряда n/2-разрядного сдвигового управля- ° п ющего Регистра (i 1... ), выход п-го разряда n"ðàçðÿäíoro сдвигового . регистра множимого соединен с вторыми входами (- + 1) первых нечетных4 трехвходовых элементов И в каждой

i-й группе (ш — число трехвходовых . элементов И в соответствующей группе). третьи входы которых соединены с выходами соответствующих разрядов п-разрядного сдвигового регистра множителя, выход первого разряда п-разрядного сдвипового регистра множимого соединен с вторыми входами

17 (- + 1) последних четных трехвходоШ

4 ,вых элементов И в каждой i-й группе, третьи входы которых соединены с выходами соответствующих разрядов иразрядного сдвигового регистра множителя, выход и-ro разряда которого соединен с вторыми входами первого и - первых четных трехвходовых элеЩ

4 ментов И в каждой i-й группе, третьи входы которых соединены с выходами соответствующих разрядов п«разрядного сдвигового регистра множимого, выход первого разряда и-разрядного сдвигового регистра множителя соединен с вторыми входами последнего и

Pl

- -последних. нечетных трехвходовых

4 элементов И в каждой i-й группе, третьи входы которых соединены с выходами соответствующих разрядов п-раэрядного.сдвигового регистра множимого, i-e входы элементов ИЛИ группы соединены с выходами соответствующих весу разряда трехвходовых и и элементов И t-й группы (t 2, 2 — 1 ...1)соответственно, выход первого и трехвходового элемента И --й группы

2 соединен с первым входом первого полусумматора, второй вход которого соединен с выходом (2n-1)-го разря- . да 2п-разрядного регистра результата, выходы второго и четвертого трехвхои довых элементов И --й группы соеди2 иены с первыми входами основных сум. маторов (2п-2)-ro и (2n-3)-го разрядов соответственно, выходы третьего и (4п-7)-го трехвходовых элемени тов И --й группы соединены с вторы2 ми входами основных сумматоров (2n2) -ro и третьего разрядов соответственно, выходы четных и нечетных weментов ИЛИ группы соединены соответственно с вторыми и третьими входа ми основных сумматоров соответствующих весу разрядов, выходы (4п-6)-го и (4n-5)-го трехвходовых элементов

И --й группы соединены соответствен2 fO 5842 но с первым и вторым входами второго полусумматора, выход (4n«4)-го трехи входового элемента И --й группы сае5 .

2 динен с входам первого разряда 2празрядного регистра результата, вход третьего разряда которого соединен с выходом суммы третьего полусумматора, первый вход которого .соединен с выходом переноса второго полусумматора, а выход переноса - с третьим входом дополнительного сумматора четвертого разряда, выход переноса

15 дополнительного сумматора q-го разряда соединен с третьим входом дополнительного сумматора (q + 1)-го разряда соответственно (q = 4...п + и

+ -), выход переноса основного сумматора s-го разряда соединен соответственно с вторым входом дополнительного сумматора (з+1)-го разряда (s 3...2n-2), выход суммы основно"

25 ro сумматора третьего разряда соединен с вторым входом третьего полусумматора, выходы суммы основных сум маторов q-го и k-го разрядов (k = и + — +.2...2n-2) соединены сооти ветственно с, первыми входами дополни.тельных сумматоров q-ro u k-го разрядов, выход суммы дополнительного сумматора z-ro разряда соединен госоответственно с входом z-го

З5 -разряда 2п-разрядного регистра и и результата (z = — + 1.. и + -), вы2 2 и n n ходы (+ 1) го,,(+2) го, (+

4g. + 2)-ro и 1-ro разрядов которого соединены соответственно с первыми вхои дами основных сумматоров (у + 1)-го, (- + 2)-го . (- + n)-ro и 1-ro рази и

2 . 2 5 рядов, входы первых разрядов и-разрядных сдвиговых регистров множителя . и мнажимого соединены соответственно с третьим и четвертым информационными входами устройства, установочный вход

59 которого соединен с входом первого и разряда --разрядного сдвига управ2 ляющего регистра.

11.. 12

1735842

44

4 си

° О !

С4 р с

aj с!4

s 144

«

СЕ!4 р б

slc4

« с в с!

Р

stc4

cd б

С Всв

О б

s !44

« бс б

О

Вбв

Clj,О

С4

I с !44

I

Ц!4 ,О

« б ,с1с4 ,О

СВС4

I с В44,О

О б с !44

« б б

1

1 а с!в

Е 1- х

Ф

Х 11

И1св .

М всч

1 1

1 И ! 1 l

l

I а»

1 + 1

1 1

1 g 1

1 1

1 1

1 1

I сб4

I l

1 + l

1 1

1 1

1 g 1

l ! I

1 сбб 1

1 1 в + в

I 1 ! g I в

I °, 1

I l

I 1 ! б» 1

1 + 1

1 1

1 gle41

1 1

1 + 1

1 g

1 1

В И3счв

1 I

1 + 1

1 Д 1 ь

1 1

I ч»

I + I

l I

l ф В съв

1 + l

1 I

1 4 в.— ! 1

l 1

+ 1

I 1

1 !leal

1 . I

1 +

О

l l

1 °

1 ° 1

I ° 1 . 14

E 1

I M l

l О I

I сЦ I

1 ° 1

I 1 ! в ! 1

1 M 1

1 l О I

I сiВ I

;1 1 I

1 с4 l

1 I

l C 1

1

1 !

I 1

l 1

I 1

l,ч» l

1 1 I ! сс l

1 С 4 I

1 l ! l

1 . 1

X о а. 1 C

1 ф

I X

l

1 I».

1 Ф

I

1 Ш

I Х

Ф

l о в

1 о

1 Y

1 Ф

l

1 Ф

I 0б

1 а ! X

1 X а о е

I X

I !ВВ

1 I

1. 4ВВ

1 j1 . 44 !

1 6 ) ! Ф а

1 СО

1.а

1 Iv

1 X

I I1 Ф

I О.

I aj

1 ! К ! Q.

1 СбВ

1 (6 а

1 а

1 Ф

:4

I !

Р Р с с

63 aj

О

s б О свв, «

44,О,О

«« ю 4 ,О ,О

«at р + с! 44 сlt4

««,О с!44 с В!4

44 б бв . Ф44 .Р

«j44

«ф

° 4

О,О

Св

«Щ

« .О

44

44 сб

sñ Рм

cd. « ° фб с.О

Щ «,О сtcl

АМ

««"

44

sIc4 р .sIC4

aj « с4 ,О,О

«С сВсс

7 басс ,О

С,С4 441!4

««

Гвсв б ,О СВ4 .О б с!44 sit!

««

14

1

»I

1 .",1 !

I

1

I —

1

I !

1

3

I

l

1

I !

1

1 !

I с а

«

<<<

I с а с

I с а

I с

<ч

C а с

<<<

L а

I с

<<<

44

«I<4 о

1 с

<<

1

I с а н

c)

<б с а

cI«

<<<

el<4

D с

I

I

1 1 !

1

l

I

1..

1

I

1 !

I ! !

I

+ с!<4 о

Ф с ф с а с! \ч ф с о

cII4 с !<4 о

«

<<< с!< о ,I с

С<< с

<

el<4

I

С а

1 ! et<4 а с6

el<4

C.<->

I с !<4

<ч

< «!<4 а с

<4 ь а ! с

I

Г а

C .<<<

1 с а

IA

О< с а

<<

1

1

1 (1

1

I

I !

t! 1 ! 1

I I

<<

1 1

1 1.1

I 1

1 g 1 !

I I

1 I

1 » 1

1 1 !

1 1

1 <» 1

М о г

<<< с о

°

<4 ч

«1<4 а ч с1<4

<О

С!<4 а

«и (6

Я 1

«

X 1!

<р 1 с

Ф I

l-

IIt 1

; х<

@ I 1 1

О

Ct I

0 а!

1. ! !

I

1 !

1

I !

I

1

1

1

1

1

1

1!

1

1 1

< <14 4

1 1

<» I

1 ч

1 !

1

I

1 < <

I +

1 11

1

I

1 1

1 ! <)!

1 +

I Ct

l !

g .1

I

I ! ч

I

< — -! ., !

I;1

1 ОЪ

1

1 1

1 @iI с а с1<ч

44 а

«!<4 с

С

C сО <6 с а ф4ъ

fd . ° .

1 !

I .!

l

1 (1

1

1

I ! ! ! !

1

1

1 !

l

l !

1 !

I !

1 !

t.

I .

l

I

1 . !

1 !.

1 .!

1 1

14.„: 1

+.

cb4

4< ч

cII4, с

It:I<4 а в

„«ь

1735842

1735842

1735842

1735842

1735842

dru naaf лп лоаиуоМ рцэр мюигоу тороггцр очнрасоб-,-, г

Составитель Е. Мурзина

Текрел Л,Олийнык

Корректор Л. Пилипенко

Редактор J1. Гратилло

Подписное

Заказ 1816

Тираж

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ CCCp

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101