Устройство управления динамической памятью

 

Изобретение относится-к вычислительной технике, в частности к устройствам управления оперативными запоминающими устройствами динамического типа. Цель изобретения - расширение функциональных возможностей. Устройство содержит генератор 1 синхроимпульсов , делитель 2 частоты, счетчик 6 адреса, элемент ИЛИ 5, блок 3 управления регенерацией, блок А управления обращением к памяти, мультиплексоры 7,- 8. Устройство обеспечивает работу как с синхронными , так и асинхронными магистралями , 1 з.п. ф-лы, 6 ил.

А1

СОЮЗ СОВЕТСНИХ . СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (1) G 06 F 12/16

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСКОМ,Ф СВИДЕТЕЛЬСТВУ

05У

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И .ОТНРЫТИЯМ

ПРИ ГКНТ СССР (21) 4799321/24 (22) 05.03.90 (46) 23.05.92. Бюл. Г 19 (71) Научно-производственное объединение "Интеграл" (72) А.Л.Ковш, В,В,Соколов., A,È,0ëüøàê и Л,П,Севрукевич (53) 681,3 (088,8) (56) Авторское свидетельство СССР

И 1592849, кл, С 06 F 12/16, 1989, (54) УСТР0йСТВ0 УПРАВЛЕНИЯ jlhHAt1NЦЕСкой ПАМЯТЬЮ (57) Изобретение относится к вычисли„„Я0„„1735858

2 тельной технике, в частности к устройствам управления оперативными за.поминающими устройствами динамического типа, Цель изобретения расширение функциональных возможностей, Устройство содержит генератор 1 синхроимпульсов, делитель 2 частоты, счетчик 6 адреса, элемент ИЛИ 5, блок

3 управления регенерациеи, блок 4 управления обращением к памяти, мультиплексоры 7,, 8, Устройство обеспечивает работу как с синхронными, так и асинхронными магистралями, 1 з.п, ф-лы, 6 ил.

1735858

Изобретение относится к вычислиi тельной технике и может быть исполь.зовано для управления памятью динамического типа, Известен контроллер динамической памяти, содержащий счетчик адреса регенерации, подключенный к входу мультиплексора, формирователь управляющих сигналов, подключенный к вхо- 1О дам счетчика адреса регенерации, управляющим входам мультиплексора и к выходу контроллера, причем входы формирователя управляющих сигналов, один из входов счетчика, адреса регенерации и часть входов мультиплек" сора являются входами контроллера, а выход мультиплексора и часть выходов формирователя управляющих сигналов являются выходами контроллера. уо

Недостатками известного контроллера являются ограниченные функциональные возможности из-за отсутствия в контроллере механизма, позволяющего избежать конфликтных ситуаций при одновременном обращении к памяти. нескольких активных устройств, низкое быстродействие, так как цикл регенерации и рабочий цикл-занимают равный период времени, хотя при регенерации памяти одним управляющим сигналом. время регенерации можно сократить, Контроллер имеет повышенное потребление энергии, так как регенерация, при которой потребляется большое количество энергии., производится при 35 отсутствии обращения к памяти не через определенные техническими условиями -интервалы времени, а постоянно с гораздо большей частотой, Известен контроллер динамической памяти, содержащий :..тактовый генера" тор, подключенный к таймеру регенерации, арбитру запросов, схеме синхро" низации, счетчик адреса регенерации, подключенный к выходу таймера регене" . рации, мультиплексор, подключенный к входу счетчика адреса регенерации, один из входов арбитра запросов подключен к выходу таймера регенерации, а выход - к входу схемы синхрониза": ции, выходы схемы синхронизации подключены к управляющим входам мультиплексора, йричем выход и часть вхо" дов мультиплексора являются соответственно адресными выходами и входами контроллера, часть входов арбитра запросов является управляющими входами ми контроллера, а часть выходов схемы синхронизации - управляющими выходами контроллера, Контроллер имеет ограниченные функциональные возможности, так как не может быть использован при большом числе устройств, напрямую рабо- . тающих с памятью, из-за отсутствия механизма синхронизации работы устройств,; работающих с памятью, что может привести к потере информации или к конфликтным ситуациям на ма". гистрали, когда несколько устройств одновременно обратятся к памяти, Другим недостатком устройства является низкое быстродействие из-за использования общей схемы синхронизации для формирования сигнала управления памятью как в рабочем режиме, так и в режиме регенерации.

Наиболее близким по технической сущности к предлагаемому является устройство управления динамической памятью, содержащее генератор синхроимпульсов, делитель частоты, счетчик адреса, мультиплексор, блок уп" равления обращением к памяти, блок управления регенерацией и элемент

ИЛИ.

Известное устройство имеет ограниченные функциональные возможности из-за того, что управляется сигна- . лами записи и чтения определенной длительности (2,5 или 3 такта), измеренной в тактах синхрочастоты; и не может работать в асинхронных магистралях или в синхронных магистралях, для которых длительности управляющих сигналов отличаются от указанной величины.

Целью изобретения является расширение функциональных возможностей за счет обеспечения работы в синхронном и асинхронном режимах.

С этой целью в устройство управления динамической памятью, содержа" щее генератор синхроимпульсов, делитель частоты, счетчик адреса, эле" мент ИЛИ, первый мультиплексор, блок управления обращением к памяти и блок управления регенерацией, причем выход генератора синхроимпульсов под.". ключен к входу делителя частоты, пер- вый, второй и третий информационные входы и выход первого мультиплексора подключены. соответственно к выходу счетчика адреса,. входу адреса строки устройства, входу адреса столбца устройства и к выходу устройства, первый

3585с

17 выход блока управления регенерацией подключен к входу-выходу признака занятости магистрали .устройства и к первому входу блока управления pere-.;, !

I нерацией., второй вхол которого подключен к выходу делителя частоты, выход генератора синхроимпульсов под" ключен к третьему входу блока управления регенерацией„ первый и второй входы, первый, второй и третий выхо" ды блока управления обращением к памяти подключены соответственно к входам режимов записи и чтения устройства, первому входу элемента ИЛИ, первому управляющему входу первого мультиплексора, выходу выбора адреса столбца устройства, второй выход блока управления регенерацией подключен к выходу последовательного приоритета устройства, третий выход блока управления регенерацией подключен к счетному входу счетчика адреса и к второму входу элемента

ИЛИ, выход которого подключен к второму управляющему входу первого мультиплексора и выходу выбора адреса строки устройства, введен второй мультиплексор, причем выход генератора синхроимпульсов подключен к первому информационному входу второго мультиплексора, выход которого подключен к третьему входу блока управления обращением к памяти, четвертый выход которого подключен к выходу синхронизации работы в асинхронном режиме устройства и к второму информационному входу второго мультиплексора, управляющий вход которого подключен к входу задания режима функционирования устройства, Блок управления обращением к памяти содержит четыре триггера, два элемента И"НЕ и элемент НЕ, причем ин.версный выход первого триггера подключен,к выходу .выбора адреса строки устройства, входы режимов записи и чтения устройства - к первому и второму входам первого элемента

И-НЕ, выход которого подключен к входам установки в "0" первого и .второго триггеров и к второму выходу блока, третий вход блока подключен к синхровходам первого и второго триггеров и через элемент HF. к син" хровходам третьего и четвертого триггеров, прямой выход первого триггера подключен к первому входу второ" го элемента И-НЕ, входам установки в

"l" третьего и четвертого триггеров и к информационному входу второго триггера, выход. которого подключен к второму входу второго элемента ИНЕ, выход которого подключен к информационному входу первого триггера, информационный вход и выход третьего триггера подключены соответственно к входу логического "0" блока и к третьему выходу блока,. выход третьего триггера подключен к информационному входу четвертого триггера, выход которого подключен к четвертому выходу блока, -:На фиг.1 представлена функциональная схема устройства, на фиг.2пример выполнения функциональной схемы блока управления регенерацией; на фиг.3 - пример выполнения функциональной схемы блока управления обращением к памяти; на фиг,4 - временная диаграмма работы устройства в цикле регенерации, на фиг.5 и 6 " временные диаграммы работы устройства в синхронном и асинхронном режимах соответственно.

Устройство содержит генератор 1 синхроимпульсов, делитель 2 частоты, блок 3 управления регенерацией, 30 блок 4 управления обращением к памяти, элемент ИЛИ 5, счетчик 6 адре" са, первый 7 и второй 8 мультиплексоры, причем выход генератора 1 подключен к. входу делителя частоты, 35 третьему входу блока 3 управления регенерацией и первому входу второго мультиплексора 8, первый, второй

I и третий информационные входы и выход первого мультиплексора 7 подклю- . я0 чены соответственно к выходу счетчика 6 адреса, входу адреса строки устройства, входу адреса столбца и к выходу устройства, первый выход блока 3 управления регенерацией подЯ5 ключен к входу-выходу признака за" нятости магистрали устройства и первому входу блока 3 управления регенерацией, второй выход которого подключен к выходу делителя 2 частоты, 0 первый, второй и третий входы, первый, второй, третий и четвертый вы" ходы блока 4 управления обращением к памяти подключены соответственно к выходу второго мультиплексора Р, вхо"

55 дам режимов записи и чтения устройства, первому входу элемента ИЛИ 5, первому управляющему входу первого мультиплексора, выходу выбора адре" са столбца устройства, управляющему

1735858

10 входу второго мультиплексора 8 и вы I р ходу устроиства, второй выход блока

3 управления регенерацией подключеí j к выходу последовательного приоритета устройства, третий выход блока управления регенерацией - к счетному входу счетчика 6 адреса и к второму входу элемента ИЛИ 5, выход которого подключен к второму управляющему входу первого мультиплексо" ра 7 и. выходу выбора адреса строки устройства, Блок 3 управления регенерацией содержит триггеры 9 - 11, элемент.

И-НЕ 12, элемент НЕ 13 и резистор 14, Блок 4 управления обращением к . памяти содержит триггеры 15 - 17, элементы И-НЕ 18 и l9, элемент HE 20 и триггер 21, Элемент НЕ 13 выполнен по схеме с открытым коллектором.

Устройство работает следующим образом, Управляющий вход второго мультиплексора 8 является входом режима устройства. Эначение потенциала на этом входе определяет работу устройства B одном из двух режимов: синхронном или асинхронном.

В синхронном режиме выход генератора 1 синхроимпульсов через второй мультиплексор .8 постоянно подключен к первому входу блока 4 управления обращением к памяти, и работа с памятью происходит в соответствии с временной .диаграммой, приведенной на фиг.5, причем при сигналах записи и чтения памяти, равных 3Т и следующих друг за другом или даже перекрывающихся во времени (что мажет быть в случае, если задержка по установке сигналов записи/чтения меньше задержки по снятию этих сигналов по отношению к переднему фронту сигналов генератора синхроимпульсов

BCLK) сигналы выбора адреса строк

RAS и выбора столбцов CAS следуют, не изменяясь через период частоты генератора синхроимпульсов BCLK, В асинхронном режиме подачи синхроимпульсов на первый вход блока,4 управления обращением к памяти осуществляется под управлением триггера

21 блока 4 управления обращением к памяти, Делитель 2 частоты представляет собой счетчик с переменным коэффициентом пересчета. Этот коэффициент постоянен для данного типа памяти и

55 определенной частоты генератора 1 синхроимпульсов. Импульс с выхода делителя 2 поступает на вход уста- ю новки в "1" триггера 9 (фиг. 2), Этот импульс является запросом на регенерацию (фиг. 4). Данный импульс устанавливает триггер 9 в состояние логической "1", которая поступает на вход элемента И-HE 12. Если сигнал BUSY, определяющий занятость магистрали, находится в состоянии логической "1", то это означает, что магистраль свободна.

Каждое активное устройство, работающее с динамической памятью, имеет свой сигнал BUSY, Эти сигналы, как правило, формируются элементом с открытым коллектором, Таким элементом в устройстве является эле- мент НЕ 13. Сигнал BUSY, сформированный с помощью резистора 14, объединяется с сигналами BUSY всех других активных устройств. B случае, если сигнал находится в состоянии логической "l и установлен s логическую "1" триггер 9, на информационный вход триггера 10 подается потенциал логического "0", который по переднему фронту сигнала с выхода генератора 1 устанавливает триггер

10 в состояние логического "0", что приводит к сбросу триггера 9 в состояние логического "0", На инверсном выходе триггера 9 вырабатывается импульс, который является выходным сигналом последовательного приоритета для организации механизма синхронизации в работе активных устройств на магистрали, Входной сигнал последовательного приоритета в устройстве отсутствует, так как оно имеет наивысший приоритет, Иначе этот сигнал должен быть заведен на элемент И-НЕ 12, который в этом случае должен быть трехвходовым, Установка триггера 10 в состояние логического "0" приводит к снятию сигнала BUSY.è, таким образом, следующий передний фронт синхроимпульса генератора 1 возвратит триггер 10 в состояние логической

"1", а триггер 11 установит в состо- . яние логической "1" благодаря связи инверсного выхода триггера 10 с информационным входом триггера 11.

Длительность сигнала RAS, снимаемого с выхода триггера 11, равна также: длительности одного периода синхроимпульса генератора 1, 35858

17

В синхронном режиме рабочий цикл начинается в случае появления на входе устройства одного из сигналов: записи (МИТС) или чтения (МКПС) (фиг ° 5), В этом случае снимается сиг- нал с входов установки в "0" триггеров 15 и 17, блокирующий эти триггеры. Первый передний фронт синхроимпульса генератора 1 устанавлива. ет триггер 15, вырабатывающий curl l I I нал RAS, в состояние логическои 1, Благодаря обратной связи с выходов триггеров 15 и 17, осуществляемой через элемент И-НЕ 18 на вход триггера 15, длительность сигнала RAS, снимаемого с инверсного выхода триггера 15, составляет 2 периода синхроимпульсов генератора 1 при длительности сигналов записи и чтения, равной трем периодам. Сигнал управления памятью CAS начинает вырабатываться по заднему фронту синхроимпульсов генератора 1 через 0,5 периода после установки в состояние логической "1" триггера 15, снимающего блокировку с установочного входа триггера 16, а снимается сигнал CAS одновременно с сигналом RAS. Таким образом, длительность сигнала CAS составляет 1,5 периода синхроимпульса генератора 1, при длительности сигналов MRDC и ММТС, составляющей 3 периода частоты генератора 1. В случае, если длительность сигналов управления записью чтением составляет

2,5 периода (фиг. 5), сигналы RAS u

CAS составляют соответственно 1,5, и один период частоты генератора 1, В асинхронном режиме рабочий цикл осуществляется аналогично до момента установки в "0" триггера 21 блока 4 управления обращением к памяти, Сигнал с прямого выхода триггера 21 является .четвертым выходом блока управления обращением к памяти, подключенным к первому входу мультиплексора 3.

Этот же сигнал является сигналом подтверждения выбора устройства, анало" гичным сигналу ХАСК в интерфейсе

И41, который сигнализирует о завершении операции записи/чтения в устройстве управления динамической памятью, Этот же сигнал может использоваться и при работе с синхронными магистралями, в случае если активные устройства, подключенные к.магистрали, имеют различные длительности управляющих сигналов записи, чтения, 5

35 измеренные в периодах тактовой час-. тоты rенератора 1.

Сигнал с прямого выхода триггера

21 запрещает прохождение синхроимпульсов генератора 1 на вход блока управления обращением к памяти до момента окончания сигналов управления записью (ЬЯТС) или чтения (Г!КПС), Сигналы RAS u CAS остаются в активном состоянии. После окончания действия сигналов. MWTC или МК1)С триггеры 15 и 17 сбрасываются, а триггеры

16 и 21 устанавливаются, переводя сигналы RAS CAS и ХАСК в пассивное состояние.

Таким образом, введение второго мультиплексора с, выход которого подключен к первому входу блока 4 управления обращением к памяти, управляющий вход — к входу установки режима устройства, первый вход - к выходу генератора 1, второй — к че1вертому выходу блока 4 управления обращением к памяти, являющемуся одновременно одним из выходов yc poI— ства, позволяет расширить функциональные возможности устройства за .счет обеспечения работы как с синхронными, так и с асинхронными магистралями. Кроме того, предложенное устройство допускает я синхронном режиме работу с различной длительностью сигналов управления, измеренной в периодах частоты генератора 1.

Формула изобретения

1, Устройство управления динамической памятью, содержащее генератор синхроимпульсов, делитель частоты, мультиплексор, счетчик адреса, элемент ИЛИ, первый блок управления. обращением к памяти и блок управления регенерацией, причем выход генератора синхроимпульсов подключен к входу делителя частоты, первый, второй, третий информационные входы и выходы первого мультиплексора подключены соответственно к выходу счетчика адреса, входу адреса строки устройства, входу адреса столбца устройства и к выходу устройства, первый выход блока управления регенерацией подключен к входу-вь1ходу признака занятости магистрали устройства и к первому входу блока управления регенерацией, второй вход которого подключен к выходу делителя частоты, выход генератора синхро.

11 импульсов подключен к третьему входу блока управления регенерацией., первый и второй входы,. первый, второй и третий выходы блока управления обращением .к памяти подключены соответственно к входам режимов записи и чтения устройства, первому входу элемента ИЛИ, первому управляющему входу первого мультиплексора, выходу выбора адреса столбца устройства, второй выход блока управления регенерацией подключен к выходу последовательного приоритета устройства., третий выход блока управле" ния регенерацией порключен к счетному входу счетчика адреса и к второму входу элемента ИЛИ, выход которого .. подключен к второму управляющему входу первого мультиплексора и к выходу выбора адреса строки устройства, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональ" . ных возможностей за счет обеспечения работы в синхронном и асинхронном режимах, в него введен второй мультиплексор, причем выход генератора синхроимпульсов подключен к первому информационному входу второго мультиплексора, выход которого подключен к третьему входу блока упl равления обращением к памяти, четвертый выход которого подключен к выходу синхронизации работы в асинхронном режиме устройства и к второму информационному входу второго мультиплексора, управляющий вход

735858 которого подключен к входу задания режима функционирования устройства.

2, Устройство по п,1> о т л и ч а" ю щ е е с я тем, что блок управления обращением к памяти содержит четыре триггера, два элемента И-HE и элемент НЕ, причем инверсный вы-

1О ход первого триггера подключен к первому выходу блока, первый и второй входы блька подключены к первому и второму входам первого элемента И-НЕ, выход которого подключен к входам установки в "О" первого и второго триггеров и к второму выхо-. ду блока, третий вход блока подключен к синхровходам первого и второго триггеров и через элемент HE к синщ хровходам третьего и четвертого триг" герое, прямой выход первого триггера . подключен к первому входу второго элемента И-HE входам установки в

"1" третьего и четвертого триггеров и к информационному входу второго триггера, выход которого подключен к второму входу второго элемента

И-НЕ, выход которого подключен к информационному входу первого триггера, информационный вход и выход третьего триггера подключены соответственно к входу логического нуля блока и к третьему выходу блока, выход." третьего триггера подключен к информационному входу четвертого триг35 гера, выход которого подключен к четвертому выходу блока.

1735Р58

Вь!Х. o (8i

2,51

Я4$ а"Я$

Составитель А,Ковш

Редактор О,Юрковецкая Техред И,дидык Корректор А,06РУцаР

Заказ 1817 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 10t