Устройство декодирования для коррекции модулей ошибок

 

Изобретение относится к области вычислительной техники, а именно к устройствам контроля запоминающих устройств, и может быть использовано для повышения надежности запоминающих устройств. Целью изобретения является расширение области применения устройства декодирования модулей ошибок за счет возможности наряду с коррекцией модулей ошибок производить и коррекцию пакета ошибок. Это достигается применением специальных матриц кодирования, введением дополнительных блоков, элементов и связей. Устройство содержит блок 1 вычисления синдрома, блок 3 сумматоров по модулю два, первый 5 и второй 6 блоки вычисления частных синдромов, элемент И 11, первый 14 и второй 15 блоки сравнения, элемент ИЛИ-НЕ 20, элемент ИЛИ 22 и блок элементов ИЛИ 27. Введение дополнительных блоков , элементов и связей позволяет соответствующим образом использовать верхние разряды синдрома модульного кода для определения местоположения пакета ошибок. Это дает возможность корректировать как модуль так и пакет ошибок. 5 ил со с

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (11) (s1)s G 11 С 29/00

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР -« 1» „„4

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

2 (21) 4826477/24 (22) 17.05,90 (46) 30.05.92, Бюл. ¹ 20 (71) Минский радиотехнический институт (72) В.К. Конопелько (53) 681.327.6 (088.8) (56) Авторское свидетельство СССР

N 1302326, кл. G 11 С 29/00, 1985.

Конопелько B.Ê, и Лосев B.Â. Надежное хранение информации в полупроводниковых запоминающих устройствах, М.: Радио .и связь, 1986, с. 173-175, рис, 5,20, (54) УСТРОЙСТВО ДЕКОДИРОВАНИЯ ДЛЯ

КОРРЕКЦИИ МОДУЛЕЙ ОШИБОК (57) Изобретение относится к области вычислительной техники, а именно к устройст-. вам контроля запоминающих устройств, и может быть использовано для повышения надежности запоминающих устройств.

Целью изобретения является расширение

Изобретение относится к вычислительной технике, а именно к устройствам контроля запоминающих устройств, и может быть использовано для повышения надежности запоминающих устройств, Известны устройства декодирования для контроля памяти, содержащее блок вычисления синдрома, дешифраторы адреса и синдрома, селектор, корректирующие сумматоры по модулю два, позволяющие производить коррекцию ошибок в любом одном разряде кодового слова на основе использования кодов Хэмминга.

Однако подобные устройства декодирования для контроля памяти характеризуются недостаточной надежностью из-за невозможности коррекции многократных ошибок, произошедших в соседних разрядах, а именно пакета ошибок, области применения устройства декодирования модулей ошибок за счет возможности наряду с коррекцией модулей ошибок производить и коррекцию пакета ошибок. Это достигается применением специальных матриц кодирования, введением дополнительных блоков, элементов и связей. Устройство содержит блок 1 вычисления синдрома, блок 3 сумматоров по модулю два, первый 5 и второй 6 блоки вычисления частных синдромов, элемент И 11, первый

14 и второй 15 блоки сравнения, элемент

ИЛИ-НЕ 20, элемент IflM 22 и блок элементов ИЛ И 27. В ведение до пол нител ьн ых блоков, элементов и связей позволяет соответствующим образом использовать верхние разряды синдрома модульного кода для определения местоположения пакета ошибок. Это дает возможность корректировать как модуль так и пакет ошибок. 5 ил.

Наиболее близким по технической сложности и схемному решению к предлагаемому является устройство декодирования для коррекции модулей ошибок, содержащее блок вычисления синдрома, первь.й блок вычисления частных синдромов, первый блок сравнения, первый блок элементов

И, блок сумматоров по модулю два, выходы которых являются информационными выходами устройства, входы блока вычисления синдрома являются информационными входами устройства и соединены с входами первой группы блока сумматоров по модулю два, выходы первой группы блока вычисления синдрома соединены соответственно с входами первого блока вычисления частных синдромов и с входами первой группы первого блока элементов И, выходы второй группы блока вычисления синдрома соеди1737515

55 нены соответственно с входами первой группы первого блока сравнения, входы второй группы которого соединены соответственно с выходами первого блока вычисления частных синдромов, выходы первого блока сравнения соединены соответственно с входами второй группы первого блока элементов И, Это устройство позволяет исправить любые одиночную или модульную ошибки длины в (модуль ошибок или фазированный пакет ошибок, это ошибки расположенные в пределах подблока (модуля) кодового слова, границы которого известны.

Недостатком устройства является невозможность коррекции многократных ошибок, если они расположены на границах подблоков (модулей), т, е. невозможность коррекции пакета ошибок (пакет ошибок длиною р. определяется вектором ошибки е, в котором все единицы заключены в последовательности р cNMBofloB при условии, что крайние символы этой последовательности — единицы).

Цель изобретения — расширение области применения устройства декодирования модулей ошибок за счет возможности корректироваки пакета ошибок.

Поставленная цель достигается тем, что устройство декодирования для коррекции модулей ошибок дополнительно содержит второй блок вычисления частных синдромов, второй блок сравнения, второй блок элементов И, блок элементов ИЛИ, элементы И, ИЛИ-НЕ, ИЛИ, входы второго блока вычисления частных синдромов соединены соответственно с выходами первой группы блока вычисления синдрома, и с входами первой группы второго блока элементов И, входы второй группы которого соединены соответственно с выходами второго блока сравнения, входы первой группы которого соединены соответственно с выходами второго блока вычисления частных синдромов, входы второй группы второго блока сравнения соединены соответственно с выходами второй группы блока вычисления синдрома. выходы первого и второго блоков элементов

И соединены соответственно с входами первой и второй групп блока элементов ИЛИ, выходы которого соединены с входами второй группы блока сумматоров по модулю два, инверсные входы третьей группы первого блока элементов И соединены с выходами элемента И и с первым входом элемента ИЛИ, выход которого соединен с входами третьей группы второго блока элементов И, второй вход элемента ИЛИ соединен с выходом элемента ИЛИ-НЕ. входы которого соединены с выходами первого

45 блока сравнения, первый и второй входы элемента И соединены соответственно с первым и последним выходами первой группы блока вычисления синдрома, третий вход элемента И является входом задания режима устройства.

В устройстве, использующем модульные коды, возможна наряду с коррекцией модуля ошибок длины Ь, также и коррекция пакета ошибок длины р = Ь - 1, что расширяет область применения устройства по коррекции модулей ошибок, На фиг, 1 представлена блок схема устройства; на фиг. 2 и 3 — конкретная реализация части блоков элементов И и элементов

ИЛИ; на фиг, 4 и 5 — проверочные матрицы

Н и Н кодов, используемых для реализации устройства для коррекции модуля ошибок длины Ь = 4 и пакета ошибок длины р=з

Реализация блока вычисления синдрома, блоков вычисления частных синдромов, блоков сравнения хорошо известна, они состоят из сумматоров по модулю два, элементов И, ИЛИ, НЕ.

Устройство декодирования для коррекции модулей ошибок, содержит блок вычисления синдрома 1, информационные входы

2 которого соединены входами первой группы блока сумматоров по модулю два 3, выходы первой группы 4 и крайние из них выходы блока вычисления синдрома соединены соответственно с входами первого 5 и второго 6 блоков вычисления частных синдромов, с входами первой группы первого 7 и второго 8 блоков элементов И и первым 9 и вторым 10 входами элемента И 11, третьим входом соединенного с входом задания режима 12, выходы второй группы 13 блока вычисления синдрома соединены с первыми входами первой группы первого 14 и второго 15 блоков сравнения, входы второй группы которых соединены соответственно с выходами 16 и 17 первого и второго блоков вычисления частных синдромов, выходы 18 и 19 первого и второго блоков сравнения соединены соответственно с входами второй группы первого блока элементов И, входами элемента ИЛИ-НЕ 20 и с входами второй группы второго блока элементов И, выход 21 элемента ИЛИ-НЕ соединен с вторым входом элемента ИЛИ 22, первым входом 23 соединенного с выходом элемента И и инверсными входами третьей группы первого блока элементов И, выход 24 элемента ИЛИ соединен с входами третьей группы второго блока элемента И, выходы

25 и 26 первого и второго блоков элементов

И соединены соответственно с входами первой и второй групп блока элементов ИЛИ 27, 1737515 выходы 28 которого соединены с входами второй группы блока сумматоров по модулю два, выходы 29 блока сумматоров по модулю два являются информационными выходами устройства. 5 В изобретении используется проверочная матрица модульного кода; в качестве конкретного выполнения на фиг, 4 представлена матрица кода (24; 16), позволяющего корректировать модули ошибок длины 10

Ь 4. Возможности этого кода по коррекции модулей ошибок известны, поэтому доказательства коррекции любых одиночных ошибок или модулей ошибок длины Ь < 4 в обрабатываемых кодовых словах можно не 15 приводить, Также нет необходимости доказывать, что данный модульный код корректирует пакет ошибок длины р < 3

Известно также, что синдромы пакета ошибок отличаются друг от друга при длине 20 пакета р 3, В примерах конкретного исполнения на фиг. 2 и 3 рассматривается реализация части блоков элементов И и

ИЛИ для матрицы Н1 (фиг. 4) и матрицы Н2 (фиг. 5), полученной из матрицы Н1 путем 25 исключения двух крайних столбцов справа и слева, Устройство работает следующим образом.

Возможны два режима работы: коррек- 30 ции модуля ошибок длины b = 4 и пакета ошибок длины р = Ь - 1 = 3 в информационных разрядах, При считывании сигналы с информационных разрядов с блока памяти(не показан) 35 поступают на входы 2 блока вычисления синдрома 1, На выходах 4 и 13 блока 1 формируются известным образом разряды синдрома S = (S1, S2).

Например, для применяемого кода (фиг. 40

4) эти разряды вычисляются следующим образом

C1 = a1+ 85+ a9+ а1з+ 817

C2 = 82+ 86+ аю+ 814+ 81в

Сз = дз + 87 + 811 + 815+ 819

С4 = а4+ as+ 812 + а1в + а2о

S1

С5 = а1+ а1г + а15 + а1в + аг1

С6 = 82 + д5 + д16 + 819 + д22

С7 = аз+ a6+ а9+ аго - а2з

Св = а4+ а7+ а1о+ а1з+ аг4

Яг где а =(О, 1) — разряды слова, поступающие на входы 2 блока 1, из них ав. а11, а14, а17. а21-24 — являются контрольными. остальные информационными.

В режиме коррекции модуля ошибок 55 длины b = 4 на вход 12 задания режима подается сигнал лог, "0". При этом первый блок элементов И открыт. а второй блок элементов И 8 закрыт (на выходах 26 нулевые сигналы) нулевым сигналом с выхода 24 элемента ИЛИ 22, на выходах 21 и 23 которого также нулевые сигналы. Причем сигнал на выходе 21 нулевой, поскольку при ошибках в первых пяти модулях (разрядах a1 — аго) на одном из выходов 18 блока сравнения 14 присутствует единичный сигнал, который указывает какой из пяти модулей является ошибочным. Местоположение ошибочного модуля определяется известным образом путем вычисления по синдрому S1, присутствующем на выходах 4 блока 1, частных синдромов Si = S1 А1 в блоке 5 и сравнении в блоке 14 S (сигналов на выходах 16) с синдромом S2 (сигналов на выходах 13 блока 1), Вектор ошибки ошибочного модуля

Е = S1, который выделяется на одних из выходов 25 блока 7 и далее без применения поступает на выходы 28 блока 27. В результате в блоке сумматоров 3 происходит исправление информации в ошибочном модуле и выдача правильной информации на выход

29 устройства.

В режиме коррекции пакета ошибок длины р = b - 1 =3 на вход 12 задания режима работы подается сигнал лог. "1"..При этом, если на крайних выводах 4 присутствуют сигналы лог, "1", поступающие на входы 9 и

10 элемента И 11, то на выходе 23 присутствует единичный сигнал. Этот сигнал закрывает первый блок элементов И 7 (на выходах

25 нулевые сигналы) и открывает через элемент ИЛИ 22 второй блок элементов И 8.

Это указывает на то. что пакет ошибок попал на стыки модулей кода, задаваемых матрицей Н1 (фиг.,4) или в модули кода, задаваемого матрицей Н2 (фиг. 5), т. е. пакет ошибок длины три поразил разряды модулей (аз, а4, а5, а6), (а7, as, a9, аю), (a11, а12, а13, à14) ..., (а19, а2о. а21, 822) Вектор ошибок этого пакета

Е = S1, а местоположение пакета определяется с помощью блоков 6 и 15, причем блок вычисления частных синдромов реализует вычисление S = S В, исходя из матрицы Нг (фиг. 5), На одном из выходов 19 появляется единичный сигнал, который указывает какой модуль искажен у кода, задаваемого матрицей Нг. Тогда на выходы 28 блока 8 выделяется вектор ошибок пакета Е = S;, который выделяется на выходах 28 блока 27 с учетом сдвига начала отсчетов модулей кода, задаваемого матрицей Нг (фиг. 3). В результате в блоке 3 происходит коррекция пакета ошибок, лежащего на стыке модулей кода, задаваемого матрицей Н1.

Если же синдром S1= 1010 или S1= 0101 (например, искажены разряды аз, ав или а4, a6), то произошло искажение разрядов на стыке модулей кода, задаваемого матрицей

Н1. В этом случае, поскольку эти синдромы

1737515

55 ошибок аналогичны S<, но произошедшим внутри модулей кода, задаваемого матрицей Н> (например, искажены разряды а> аз или аг а4) и отличаются в S2, т, е, синдромы

S = (S1, Sz) различны, то на выходах 18 блока

14 будут присутствовать нулевые сигналы закрывающие блок 7, а на выходе 21 элемента ИЛИ-НЕ 20 — единичный сигнал, Данный сигнал, проходя через элемент ИЛИ 22 на выход 24, откроет блок элементов И 8. В результате, как и в предыдущем случае, исправление пакета ошибок, будет осуществляться через блоки б, 15, 8, реализующие матрицу Нг.

Во всех остальных случаях. когда пакет ошибок длины три лежит в модулях кода, задаваемого матрицей Н>, на одном из выходов 18 блока 14 присутствует единичный сигнал, который, проходя через элементы

20, 22, держит закрытым блок элементов И

8 и открытым один из элементов И блока 7.

Врезультате,,как и в первом режиме при коррекции модуля ошибок, происходит исправление пакета ошибок через блоки 5. 14.

7, реализующие матрицу Н>.

Технико-зкономическое преимущество предложенного устройства декодирования для коррекции модулей ошибок по сравнению с известным заключается в расширении области применения устройства декодирования. А именно, известное устройство позволяет корректировать только модуль ошибок длины b, тогда как преложенное — модуль длины Ь и пакет ошибок длины (b — 1). Таким образом, предложенное устройство обладает более широкой областью применения.

Формула изобретения

Устройство декодирования для коррекции модулей ошибок, содержащее блок вычисления синдрома, первый блок вычисления частных синдромов, первый блок сравнения, первый блок элементов И. блок сумматоров по модулю два, выходы которых являются информационными выходами устройства, входы блока вычисления синдрома — информационными входами устройства и соединены с входами первой группы блока сумматоров по модулю два, выходы первой группы блока вычисления

50 синдрома соединены соответственно с входами первого блока вычисления частных синдромов и с входами первой группы первого блока элементов И, выходы второй группы блока вычисления синдрома соединены соответственно с входами первой группы первого блока сравнения, входы второй группы которого соединены соответственно. с выходами первого блока вычисления частных синдромов, выходы первого блока сравнения соединены соответственно с входами второй группы первого блока элементов И, отл и ч а ю щеес я тем, что, с целью расширения области применения устройства путем обеспечения корректировки пакета ошибок, в него введены второй блок вычисления частных синдромов, второй блок сравнения, второй блок элементов И, блок элементов ИЛИ, элементы И, ИЛИ-НЕ, ИЛИ, входы второго блока вычисления частных синдромов соединены соответственно с выходами первой группы блока вычисления синдрома и с входами первой группы второго блока элементов И, входы второй группы которого соединены соответственно с выходами второго блока сравнения, входы первой группы которого соединены соответственно с выходами второго блока вычисления частных синдромов, входы второй группы второго блока сравнения соединены соответственно с выходами второй группы блока вычисления синдрома, выходы первого и второго блоков элементов

И соединены соответственно с входами первой и второй групп блока элементов ИЛИ. выходы которого соединены с входами второй группы блока сумматоров по модулю два, инверсные входы третьей группы первого блока элементов И соединены с выходом элемента И и с первым входом элемента ИЛИ, выход которого соединен с входами третьей группы второго блока элементов И, второй вход элемента ИЛИ соединен с выходом элемента ИЛИ-НЕ, входы которого соединены с выходами первого блока сравнения, первый и второй входы элемента И вЂ” соответственно с первым и последним выходами первой группы блока вычисления синдрома, третий вход элемента И является входом задания режима устройства.

Z5 биге

1737515

11 11 11 11 1

7 7 1 1 !7 7

1 1 7 7 1 1

7Ц! 1! Ó4 71 gi 7

7 17 1 > 7 1

)7 !7 7 7 Х

1! 7) 1 1 1 1

7 1! 7! 1(1 7!

A> I A

7171 1111 1

1! g! 1! 71! 1

l1 lf i1

i 1 11 lf

7! 1I !1 !1 1

1 (1

11 !1

1 3 8) 3 Вр ) Ву I 85 !

50

Составитель В, Конопелько

Техред М.Моргентал Корректор Н. Король

Редактор И. :згляник

Производственно-издательский комбинат "Патент", r. Ужгород, ул,Гагарина, 101

Заказ 1896 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открь тиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб„4/5