Устройство для формирования сигналов скопости движения позиционирующего механизма

 

Изобретение относится к области техники хранения цифровой информации и может быть использовано в оптических внешних запоминающих устройствам с дисковым носителем информации. Цель изобретения -повышение быстродействия устройства. Устройство содержит блок 1 формирования управляющих сигналов, блок 2 оперативного запоминающего устройства, блок 3 прямого доступа к памяти, цифроаналоговый преобразователь 4. Введение новыхэлементов (блока прямого доступа к памяти и блока оперативного запоминающего устройства) и образование новых связей между элементами устройства позволяет выполнить блок формирования управляющих сигналов на основе микропроцессорной техники и сократить время формирования сигналов скорости, что приводит к повышению быстродействия устройства в целом. 6 ил. сл

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (5ц5 G 11 В 21/08

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ 4

Ca)

О (л)

00 V

IZ. (21) 4747396/10 (22) 09.10.89 (46) 07.06.92, Бюл, № 21 (71) Научно-исследовательский институт вычислительной техники и Пензенский политехнический институт (72) А.С, Бычков, П.П. Макарычев и B.Ñ. Меркурьев (53) 681,846.7(088,8) (56) Патент США ¹ 3699555, кл. G 11 В 21/08, опублик. 1972.

Авторское свидетельство СССР

¹1278965,,кл. G 11 В 21/08, 1985.

Авторское свидетельство СССР

N 14115198, кл. G 11 В 21/08, 1989. (54) УСТРОЙСТВО ДЛЯ ФОРМИРОВАНИЯ

СИГНАЛОВ СКОРОСТИ ДВИЖЕНИЯ ПОЗИЦИОНИРУЮЩЕГО МЕХАНИЗМА

„„5U„„1739387 А1 (57) Изобретение относится к области техники хранения цифровой информации и может быть использовано в оптических внешних запоминающих устройствам с дисковым носителем информации. Цель изобретения — повышение быстродействия устройства.

Устройство содержит блок 1 формирования управляющих сигналов, блок 2 оперативного запоминающего устройства, блок 3 прямого доступа к памяти, цифроаналоговый преобразователь 4, Введение новых элементов (блока прямого доступа к памяти и блока оперативного запоминающего устройства) и образование новых связей между элементами устройства позволяет выполнить блок формирования управляющих сигналов на основе микропроцессорной техники и сократить время формирования сигналов скорости, что приводит к повышению быстродействия устройства в целом. 6 ил.

1739387

Изобретение относится к области техники хранения цифровой информации и может быть использовано в оптических внешних запоминающих устройствах (ВЗУ) с дисковым носителем информации, В подобных устройствах длина пути перемещения определяется количеством позиционных интервалов, подсчитываемых при движении позиционирующего механизма, Основными требованиями, предъявляемыми к позиционирующим механизмам при использовании в ВЗУ, являются точность и быстродействие, которые удовлетворя ются путем выбора оптимального закона управленияя.

В устройствах с так называемым "треугольным" законом управления скорость равноускоренного (равнозамедленного) движения позиционирующего механизма определяется выражением

v= «2аЯ, (1) где а — численное значение ускорения (замедления) при движении;

S — текущее значение длины пути разгона или торможения, Так как для данного закона движения а

= const, то выражение (1) может быть представлено в виде

V=Ê S, (2) где К= 2а.

Из выражения (2) следует, что для обеспечения равноускоренного движения позиционирующего механизма управляющее воздействие должно регулироваться по закону

U=K S. (3)

Известно устройство, обеспечивающее формирование сигнала управления скоростью в соответствии с выражением (3), которое содержит цифроаналоговый преобразователь цифрового кода, вес которого равен величине требуемого перемещения позиционирующего механизма и функциональный преобразователь, обеспечивающий преобразование выходного сигнала цифроаналогового преобразователя по закону (4) где 0вх — выходное напряжение ЦАП, пропорциональное величине требуемого перемещения позиционирующего механизма;

К вЂ” коэффициент, характеризующий параметры движения (конкретные для определенного устройства скорость и ускорение).

B указанном устройстве формирование сигнала управления скоростью осуществляется преобразователем, работающим в аналоговом режиме, Использование этого режима снижает точность формирования

55 сигнала управления скоростью и надежность работы устройства вследствие того, что преобразователю присущи недостатки аналоговой техники, а именно дрейф нулевого уровня, восприимчивость к температурным условиям и флуктуациям напряжения электропитания и т.д.

Известно также устройство, которое содержит последовательно соединенные преобразователь кодов и цифроаналоговый преобразователь. В устройстве осуществляется формирование цифрового сигнала управления скоростью с последующим преобразованием в напряжение, B процессе работы данного устройства на вход преобразователя кодов поступает цифровой код числа М, соответствующий величине перемещения позиционирующего механизма.

Код М прео б>аазуется в код N по закону

N=КУ М,(5) где К вЂ” коэффициент увеличения разрядности.

Данное устройство позволяет значительно повысить точность формирования сигнала управления скоростью и надежность работы устройства за счет сокращения количества элементов аналоговой схемотехники.

Недостатком устройства является то, что на участке разгона параметры движения позиционирующего механизма не контролируются, а движение в соответствии с оптимальным законом скорости поддерживается только на участке торможения.

Разгон осуществляется подачей на исполнительный механизм максимального по амплитуде напряжения, соответствующего максимальной скорости позиционирования. Возникающее при этом перерегулирование снижает точность работы системы позиционирования. Значительные по величине перепады ускорения, возникающие в фазе разгона, приводят к необходимости усложнения конструкции позиционирующего механизма.

Наиболее близким по технической сущности к предлагаемому является устройство для формирования скорости движения позиционирующего механизма, содержащее блок управления, включающий последовательно соединенные блок счетчика разности и задатчик скорости перемещения, цифроаналоговый преобразователь.

Известное устройство позволяет осуществить управление скоростью позиционирующего механизма при разгоне с использованием принципа обратной связи, что позволяет осуществлять разгон и торможение каретки позиционирующего меха1739387

10

20

55 низма в соответствии с выбранным оптимальным законом управления. Плавный разгон каретки позволяет устранить значительные по амплитуде скачки ускорения и вызванные этими скачками механические удары, что приводит к повышению точности работы устройства позиционирования.

Недостатком известного устройства является то, что реализация оптимального закона управления приводит к увеличению временных затрат при формировании блоком управления дискретных значений кодов скорости, что приводит к снижению быстродействия всего устройства.

Цель изобретения — повышение быстродействия устройства.

Поставленная цель достигается тем, что в устройство для формирования сигналов скорости движения позиционирующего механизма, содержащее блок формирования управляющих сигналов, вход которого соединен с внешней шиной разности адресов, цифроаналоговый преобразователь, выходную шину, внешние шины занесения разности адресов и декремента разности адресов, введены блок оперативного запоминающего устройства и блок прямого доступа к памяти. Первый и второй управляющие входы блока прямого доступа к памяти соединены соответственно с шинами занесения разности адресов и декремента разности адресов. Выход блока прямого доступа к памяти подключен через цифроаналоговый преобразователь к выходной шине, При этом блок формирования управляющих сигналов выполнен в виде связанных между собой двунаправленными шинами микропроцессора, постоянного запоминающего устройства и блок ввода-вывода. Вход блока ввода-вывода является входом блока формирования управляющих сигналов, выходы которого, являющиеся выходами микропроцессора, связаны двунаправленными шинами с входами блока оперативного запоминающего устройства и блока прямого доступа к памяти.

На фиг. 1 представлена структурная схема устройства для формирования сигналов скорости движения поэиционирующего механизма; на фиг. 2 — один из вариантов практической реализации устройства, ориентированный на применение микропроцессорного комплекта серии 580; на фиг. 3 — функциональная схема блока прямого доступа к памяти; на фиг, 4 — схема формирования сигналов чтения-записи информации из ОЗУ; на фиг. 5 и 6 — рисунки и схемы алгоритмов, поясняющие принцип работы предлагаемого устройства.

Устройство для формирования сигналов скорости движения позиционирующего механизма (фиг. 1) содержит блок формирования управляющих сигналов (БФУС). 1, блок оперативного запоминающего устройства (БОЗУ) 2, блок прямого доступа к памяти (БПДП) 3, блок цифроаналогового преобразователя (БЦАП) 4.

Из устройства управления накопителем (УУН) в устройство для формирования сигналов скорости движения позиционирующего механизма по внешним шинам а, б и в поступают соответственно сигналы "ЛЯ", "Занесение Л S", "Л $ — 1". Сигнал Л8" представляет собой цифровой код, соответствующий разности между текущим положением головки записи-воспроизве, дения устройства позиционирования и заданным положением. Этот код, соответствующий требуемой величине перемещения, заносится в устройство для формирования сигналов скорости движения позиционирующего механизма по сигналу "Занесение

A $". Импульсный сигнал "Л S — 1" формируется датчиком перемещения (ДП) позиционирующего механизма всякий раз, когда головка записи-воспроизведения переместится на расстояние, равное шагу ДП, На фиг. 2 приведена структурная схема микропроцессорного устройства для формирования сигналов скорости движения позиционирующего механизма, ориентированная на применение трехмагистрального микропроцессора типа КР580ВМ80. Как видно из фиг. 2, БФУС 1 содержит микропроцессорный элемент (Mfl) 5 со схемами формирования трех стандартных магистралей — шины адреса (ША), шины данных (ШД) и шины управления (ШУ), постоянное запоминающее устройство (ПЗУ) 6, блок вводавывода (БВВ) 7. БВВ 7 построен на основе микросхемы программируемого параллельного интерфейса (ППИ) КР580ВВ55.

На фиг. 3 приведена функциональная схема БПДП 3. Схема содержит элемент

ИЛИ 8, формирователь 9 импульсов, шестнадцатиразрядный счетчик 10, шестнадцать элементов 2И 12 — 27 с открытым коллектором. В соответствии с функциональной схемой БПДП 3 работает следующим образом. По сигналу УУН "Занесение AS" по входам D в счетчик 10 записывается начальный адрес размещения в ОЗУ цифровых кодов управления скоростью движения позиционирующего механизма. Импульсные сигналы "Л S — 1" (сигналы счета позиций, формируемые ДП головки записи-воспроизведения) увеличивают на единицу содержимое счетчика 10 и через элемент ИЛИ 8

1739387

15

40

55 запускают формирователь 9. Формирователь 9 запускается также с приходом сигнала "Занесение h. Г, поступающим из УУН.

На выходе формирователя 9 формируется единичный импульс длительностью 3 — 4 мкс, который поступает на вход."Запрос захвата" ("З.Зх.") МП 5 (фиг. 2). МП 5 формирует сигнал "Подтверждение захвата" ("П,Зх,"), который поступает на первые входы элементов 2И 12 — 27. При этом на ША БФУС 1 поступает адресная информация с выходов счетчика 10. МП 5 устанавливает на ЩД содержимое ячейки ОЗУ 2, адрес которой находится на ША, Задним фронтом сигнала формирователя 9 "3.3х." происходит занесение в буферный регистр 11 информации с

ЩД БФУС 1, которая поступает на входы

ЦАП 4.

Формирование сигналов, необходимых для чтения-записи информации иэ ОЗУ 2 при работе в обычном режиме и чтения информации в режиме прямого доступа к памяти (ПДП) показано на фиг. 4. Из фиг. 4 видно, что при отсутствии высокого уровня сигнала "П.3x." сигналами, определяющими направление передачи информации ("Вых. 1") и разрешающими передачу информации ("В ых. 2") являются соответственно сигналы "ЧТ.ЗУ" (стандартный сигнал ШУ) и "Выборка ОЗУ", формируемый схемой дешифрации адреса ОЗУ. B режиме ПДП сигналы разрешения выборки ОЗУ ("Вых. 2") и низкий уровень на выходе 1, определяющий передачу информации из ОЗУ íà ШД, формируется сигналами МП 5 "П.Зх."

В соответствии со структурной схемой (фиг. 1 и 2 и блок-схемой алгоритма (фиг. 5) устройство для формирования сигналов скорости движения позиционирующего механизма работает следующим образом.

УУН подает на шину а код "Л S", соответствующий разности адресов текущей и требуемой зоны (количество зон, на которые необходимо переместить головку записивоспроизведения), на шину б импульсный сигнал "Занесение ЛS" (фиг. 1 и 2), Формирование кривой скорости осуществляется путем предварительной записи в последовательные ячейки ПЗУ начиная с аДРеса Апач.пзу коДов табУлиРованной фУнкции V(n), отражающей оптимальную зависимость скорости перемещения от модуля текущей разности координат между головками записи-воспроизведения и заданной информационной дорожкой при максимальной разности координат Л Smax, формирования s ОЗУ и последующего считывания кодов функции Ч* (и), определяющей зависимость скорости от модуля разности координат при заданной разности координат ЛS.

Цифровые коды функции V (п) формируются в соответствии с выражением

* (и) = F A1 еслul F(A1 ЦА2)

F(A2), если F(A1) > F(A2); где А1 =Анач. ПЗУ+(и 1);

А2 = Анэч. П ЗУ + Л $ — (и — 1); п=1,2, ..., hS;

F() — функциональное преобразование, осуществляемое с помощью ПЗУ.

Очевидно, что для любой разности адресов h S npu n = 1 значение

V* (n) = V* (1) = Р(Анач. ПЗУ).

Поэтому при включении питания устройства после выполнения необходимых стандартных операций для программирования ППИ сразу происходит запись по начальному адресу ОЗУ (AHa4. озу) известного

ЗНаЧЕНИЯ V* (1) = Е(Анач.ОЗУ) = Анач.ПЗУ

Сигнал "Занесение Л$" инициирует цикл формирования микропроцессором функции

U* (n) и занесения ее в ОЗУ в соответствии с алгоритмом, представленным на фиг. 5.

Практически, переход к данному фрагменту программы работы микропроцессора может быть осуществлен после программного опроса сигнала "Занесение Л S", либо по соответствующему прерыванию, либо другим известным образом, .Программа осуществляет ввод информации с порта БВВ 7, т.е. ввод адресной разности Л S, формирование первого адреса A1 = Анач.пзу — начального адреса размещения в ПЗУ кривой V(n), второго адреса

А2 = А1 + Л S и третьего адреса АЗ =

=Апач.озу — адреса начала размещения в

ОЗУ кривой V* (п) (фиг. 6). Адреса А1 и АЗ увеличиваются, а адрес А2 уменьшается на единицу, Далее следует цикл формирования в ОЗУ функции V* (n), который включает чтение ячеек ПЗУ по адресам А1 и А2 и сравнение их содержимого ((A1) и (A2)), Меньшее (или равное) содержимое ячейки заносится в ОЗУ по адресу АЗ. Выход из цикла осуществляется при равенстве второго адреса А2 и начального адреса размещения в ПЗУ функции Анач.пзу.

Начало движения позиционирующего механизма определяется приходом сигнала

"Занесение Л$", который поступает на вход б БПДП 3 (фиг. 3). При этом в счетчик 10 заносится начальный адрес размещения в (33Y функции V*(n) А„ч.озу и через .схему

ИЛИ 8 запускается формирователь 9. Последний вырабатывает импульсный сигнал длительностью 3 — 4 мкс, который в качестве

1739387

10 содержится в счетчике 10 и на выходе ЦАП

4 формируется сигнал, определяющий скорость движения позиционирующего механизма.

Формула изобретения

Устройство для формирования сигналов скорости движения позиционирующего механизма, содержащее блок формирования

10 управляющих сигналов, вход которого соединен с внешней шиной разности адресов, цифроаналоговый преобразователь, выходную шину, внешние шины занесения разности адресов и декремента разности

15 адресов, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия, в него введены блок оперативного запоминающего устройства и блок прямого доступа к памяти, первый и второй управляющие входы

20 которого соединены соответственно с внешними шинами занесения разности адресов и декремента разности адресов, а выход подключен через цифроаналоговый преобразователь к -выходной шине, при

25 этом блок формирования управляющих сигналов выполнен в виде связанных между собой двунаправленными шинами микропроцессора, постоянного запоминающего устройства и блока ввода-вывода, вход ко30 торого является входом блока формирования управляющих сигналов, выходы которого, являющиеся выходами микропроцессора, связаны двунаправленными шинами с входами блока оперативного за35 поминающего устройства и блока прямого доступа к памяти.

L ::Ь ( г —, Р 1р Яд, ) !

//. 3»

A8 — /

1

33 Рог. Z сигнала "Запрос захвата шин" поступает на соответствующий вход МП 5, вызывая режим ПДП. МП 5 в ответ на "Запрос захвата шин" вырабатывает сигнал (уровня логической единицы) "Подтверждения захвата шин", который поступает на один из входов элементов 2И 12 — 37, разрешая прохождение информации с выхода счетчика 10 на

ША БФУС 1. Таким образом, на ША формируется адрес А4 = Alas.озу — начальный адрес размещения в ОЗУ функции V* (и). На

ЩД появляется содержимое ячейки ОЗУ, соответствующее адресу А4, которое по заднему фронту сигнала формирователя 9 заносится в буферный регистр 11 и далее поступает на ЦАП 4, где преобразуется в аналоговый сигнал управления электроприводом, который приводит к движение головку записи-воспроизведения. После этого режим ПДП завершается и МП 5 переходит к выполнению программного цикла занесения в ОЗУ функции Ч*(п).

При движении головки записи-воспроизведения на входной шине б устройства возникают импульсные сигналы счета позиций "Л $ — 1", вырабатываемые датчиком перемещений, которые поступают на счетный вход счетчика 10 БПДП 3, увеличивая на единицу адрес А4 считывания из ОЗУ значений функции Ч*(п), Эти же импульсы через схему ИЛИ 8 запускают формирователь 9, вызывая тем самым режим ПДП.

Таким образом, с приходом каждого сигнала счета позиций "Л S — 1" в буферный регистр 11 заносится содержимое ячейки ОЗУ, адрес которой А4 в данный момент времени

69 УС

//5 I /з У 4

3. Зк / /// I 1 д ю 4 — —

I !

1 I

l, вЂ

"л

ЛЯ ." 2, " бВ

L 7J (г ,"/Cur / / . Л

1739387

u/À

r ãл us 5

55

d8-!

/7 Зх!. !

3/

DZ й, — О

) Е

1739387 ! / = Я/

Г

Фиг,5

1739387

16

1- u (n) npu Ю=Жтах

Я, g9 — О <п) прц Ж = dS тах

Фиг.б

50

Составитель А. Бычков

Техред М.Моргентал Корректор М. Демчик

Редактор Н. Яцола

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101

Заказ 2004 Тираж Подписное

BÍÈÈÏÈ Государственного комитета по изобретениям и открытиям при ГКНТ-СССР

113035, Москва, Ж-35, Раушская наб., 4/S