Преобразователь кода системы остаточных классов в напряжение

 

Изобретение относится к вычислительной технике и может быть использовано для сопряжения вычислительных устройств, функционирующих в системе остаточных классов с различными оконечными аналоговыми устройствами. Цель изобретения - по 9.л вышение быстродействия и упрощение преобразователя . Преобразователь кода системы остаточных классов в напряжение содержит п регистров 1.1-l.n, преобразователь 2 кода, (п-1) сумматоро в 3.1-З.П-1 по модулям оснований системы остаточных классов, дополнительный регистр 4, п цифроаналоговых преобразователей 5.1-Б.п, аналоговый сумматор 6. блок 7 выдачи результата , блок 8 управления, входную информационную шину 9, выходную шину 10 и шину 11 Начало преобразования. Положительный эффект обеспечивается за счет усовершенствования алгоритма преобразования кода системы остаточных классов в двоичный код. 1 з.п. ф-лы, 1 ил., 1 табл. V и

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (и)й Н 03 M 1/66

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

1 (2 1) 4768599/24 (22).11.12.89

Ъ (46) 23.06.92. Бюл. М 23 . (72) С.H,Ëèòâèíîâ (53) 681,325 (088.8) . (56) Авторское свидетельство СССР

Q 282767, кл. Н 03 К 13/03; 1969, Авторское свидетельство СССР

t4 11У5034, кл. Н 03 М 1/66, 1983. (54) ПРЕОБРАЗОВАТЕЛ Ь КОДА СИСТЕМЫ

ОСТАТОЧНЫХ КЛАССОВ В НАПРЯЖЕНИЕ (57) Изобретение относится к вычислительной технике и может быть использовано для сопряжения вычислительных устройств, функционирующих в системе остаточных классов с различными оконечными аналоговыми устройствами. Цель изобретения — по„„5 „„1742997 А1

2 вышение быстродействия и упрощение преобразователя. Преобразователь кода системы остаточных классов в напряжение содержит и регистров 1,1-1.п, преобразователь 2 кода, (n=1) сумматоров 3.1 — З.п-1 по модулям оснований .системы остаточных классов, дополнительный регистр 4; и цифроаналоговых преобразователей 5.1 — 5.п, аналоговый сумматор.6, блок 7 выдачи результата, блок 8 управления, входную информационную шину 9, выходную шину 10 и шину 11 "Начало преобразования". Положительный эффект обеспечивается за счет усовершенствования алгоритма преобразования кода системы остаточных классов в двоичный код. 1 э.п, ф-лы, 1 ил„1 табл.

1742997

40

Х вЂ” = (x1, х2, ..., xn) Х1 (x1, О, 0...„0) (2) Xz = (О. xz, О, ...; О) Xn= — (О, О, О, "" xn) Изобретение относится к вычислительной технике и может быть использовано для сопряжения вычислительных устройств, функционирующих в системе остаточных классов (СОК) с различными оконечными устройствами, требующими аналогового вывода, .а также в технике связи при использовании кодов СОК в цифровой телефонии.

Оель изобретения — повышение быстродействия и упрощение преобразователя.

На чертеже приведена структурная схема преобразователя кода СОК в напряжение.

Преобразователь кода СОК.в напряжение содержит входные регистры 1 1 — 1.п по числу оснований системы остаточных классов, преобразователь 2 кода, сумматоры

3.1-3,п — 1 по модулям оснований СОК, кроме наименьшего, дополнительный регистр

4, цифроаналоговые преобразователи 5.15.п, аналоговый сумматор 6, блок 7 выдачи . результата, блок 8 управления, входные ши-. ны 9.1 — 9 п, выходную шину 10, шину.11 "Начало преобразования". Блок 8 управления выполнен на распределителе 12 импульсов, элементе И 13, RS-триггере 14, генераторе

15 импульсов и элементе 16 задержки.

Преобразователь работает по следующему принципу.

Число Х, представленное в СОК по осНОВаНИЯМ Р1, PZ..., Pn ОСтатКаМИ Х1, X2„... Хп . в обобщенной позиционной системе (ОПС), записывается следующим образом:

Х =. a1+ агр1+ азр1рг+ ... + апр1рг... pn-1 найдя коэффициенты al, с их помощью можно получить напряжение Ux = X Л .

ПуСтЬ Х, X1, XZ, ..., Хп ПрЕдСтаВЛяЮт СОбой целые числа в системе счисления остаточных классов, так что и Х, Xl S P — 1 для i = 1, 2...„n, где P=P1 P2 " Рп.

Поскольку Xl есть некоторое число в области (0 — P-1), то Х в обобщенной позиционной системе имеет вид

Xl = (О, О, ..., al, а +1, ..., ап) или Х -а р1 рг... pl-1+ан-1 р1 pz ...

Pl+ ... + an P1 PZ ... Pn-1 (3) Из уравнений (2) следует, что число Х может быть записано в виде суммы остаточ5 ных представлений по модулю P:

Х 1= (х1, хг, ..., хп)а(х1, О, ..., О) + (О, х2, О..., О) +... + (О, О...„хп)Б(х1+ х2+" + хп) mod P

10 (4) Тогда цифры суммы Х> (числа Х) в ОПС могут быть получены из цифр Xi в обобщенной позиционной системе по правилу: циф15 ра а в представлении в ОПС получается суммированием по модулю Р всех цифр Х1, Хг, ..., Xn в пРеДставлении в обобЩенной позиционной системе и переносом. формируемым при получении а -1.

20 Следовательно, на основании (2)-(4) достаточно вычислить коэффициенты обобщенной позиционной системы чисел вида (О, О, xl, О, ..., О), где! = 1 ° 2, ..., и, чтобы простым суммированием получить искомые

25 КОЭффИцИЕНтЫ а ЧИСЛа (Х1, Хг, ..., Хп).

Пример, Выберем основания СОК р1=

= 3, рг - 5, рз = 7 и составим таблицу коэффициентов а чисел (О, хь О) переводом их в

ОП С.

45 Преобразуем число Х = 82 - (1, 2, 5) в обобщенную позиционную систему, для че-. го разобьем Х на компоненты Х и выберем из таблицы соответствующие коэффициенты. (х1, О, О) = (1, О, 0) а1 = 1, a2 - 3, аз = 4; (О, 50 х2, О) - (О, 2, 0) а1 - О, a2 - 4, аз - 2; (О, О, хз) = (О, О, 5)- а1 - О, а2 = О. as - 5. Используя правило, получаем

Р1.- 3 5 7 х, a «f э +

55 x,-a; "0

Х,— 0; - о. 0 5

4 2 н перенос учитывается а Ф 2 5 перенос не учитывается

1742997 первый выход блока 8 управления in вход элемента 16 задержки. Сигнал с первого выхода блока 8 управления разрешит выдачу информации (чисел а1) с дополнительного регистра 4 и сумматоров 3, которая поступит на входы цифроаналоговых преобразователей 5, имеющих шаг квантования соответственно

1 Л,р1 К Р1 Рг Л...,, Произведя суммирование по модулям с учетом переносов, кроме последнего, который не учитывается, окончательно получили .

Х = (1, 2; 5). Проверка показывает, что, действительно, =1+2 3+5 3 5=82, 10

Преобразователь кода СОК в напряжение работает следующим образом.

В исходном состоянии число, подлежащее преобразованию в напряжение, записано во входные регистры 1, накапливающие сумматоры 3 и дополнительный регистр 4 обнулены. По шине 11 на

S-вход подается короткий импульс, который . устанавливает RS-триггер 14 в единичное состояние,.разрешая тем самым прохождение тактовых импульсов с генератора 15 тактовых импульсов через элемент И 13 на вход распределителя 12 импульсов, На выходах с 1-го по п-й распределителя 12 импульсов начнут появляться импульсы, поступающие на вторые выходы блока 8 управления и далее на управляющие входы преобразователя 2 кода, Преобразователь 2 кода может быть выполнен как комбинаци-. онное устройство или как долговременное запоминающее устройство с адресным бло- 30 ком и его задачей является выдача коэффициентов а1, аг, ..., an обобщенной позиционной системы по остаткам хь. Например, для выбранной COK и числа(1, 2,5) в первом такте по остатку х1 = 1 с преобразователя 2 кода будут выданы коэффициенты a1 = 1 и аг = 3, аз = 4, которые запишутся в дополнительный регистр 4 и сумматоры 3 по модулям, кроме наименьшего, соответственно, Во втором такте по остатку хг = 2 с преобразователя 2 кода будут выданы коэффициенты аг = 4, аз = 2, которые запишутся в сумматоры 3. Перенос, который сформиру- . ется в сумматоре 3 по модулю 5 при суммировании чисел 3 и 4, поступит на вход следующего сумматора 3(по модулю 7). Аналогично в третьем такте по остатку хз 5 c" преобразователя 2 кода будет выдан коэф. фициент аз = 5, который просуммируется с содержимым сумматора 3 по модулю 7 (перенос из последнего сумматора не учитыва- . 50 ется) и, следовательно, в дополнительном регистре 4 и сумматорах 3 будут записаны . числа 1, 2. 5. Через и тактов по сигналам блока 3 управления с преобразователя 2

Кода будут выданы все коэффициенть1 а;; соответствующие остаткам, записанным во" входных регистрах 1. На (п+1)-м такте появится импульс íà (n+1)-м выходе распределителя 12 импульсов, который поступит на

Х = а1+ аг р1+ аз р1 рг=

Р1 P2 . ° ° Рп 1

Таким образом, в цифроаналоговых преобразователях 5 будет произведено умножение величин а1 на соответствующие шаги квантования и полученные произведения поступят на вход сумматора 6. Окончательно на выходе сумматора 6 получается искомая величина .

Ux x=a1 Л+аг р1 Л+... +

+ ал. Р1 Рг ° .. Р— 1 Л = Х Л

Сигнал, поступающий на третий выход блока 8 управления с выхода элемента 16 задержки, откроет блок 7 выдачи результата и искомое напряжение может быть считано по шине 10. В этом же такте единичный сигнал поступает на R-вход RS-триггера 14 и устанавливает его в нулевое состояние, запретив прохождение тактовых импульсов через элемент И 13, а по входным шинам 9 в регистры 1 записывается очередное число в СОК, подлежащее преобразованию в напряжение. После обнуления сумматоров 3 и дополнительного регистра 4 преобразование может быть продолжено.

Формула изобретения

1. Преобразователь кода системы остаточных классов в напряжение, содержащий и регистров по числу оснований системы остаточных классов, входы которых являются входными шинами преобразуемого кода, блок управления, вход которого является входной шиной "Качало преобразования", а первый выход соединен с управляющими входами (n — 1) сумматоров по модулям, кроме наименьшего, оснований системы остаточных классов, первые входы и.выходы l-го из которых, где 1= 1, 2, ..., (n-1), соединены с соответствующими 1-ми выходами преобразователя кодов и с входами (l+1)-го цифроа Мало Гово Го преобразователя соответственно, выход которого соединен с соответствующим входом аналогового сумматора, первый вход которого подключен к .выходу первого цифроаналогового преобра-.

97. Составитель С.Литвинов

Техред М.Моргентал Корректор H.Ðåâñêýÿ

Редактор С.Пекарь

Заказ 2295 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж 35. Раушская наб., 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101

17429 зователя, а выход соединен с входом блока выдачи результата, выход которого является ; выходной шиной, отличающийся тем,, что. с целью повышения быстродействия и,, упрощения преобразователя, в него введен в дополнительный регистр, входы и выходы которого соединены с соответствующими дополнительными выходами преобразователя кодов и с входами первого цифроаналогового преобразователя соответственно, 10 а вход управления соединен с первым выходом блока управления, второй выход которого подключен к управляющему входу блока выдачи результата, а группа выходов соединена с соответствующими управляю- 15 щими входами преобразователя кодов, информационные входы которого соединены с выходами соответствующего регистра, выходы переноса I-го сумматора по модулю

20 основания системы остаточных классов, .;кроме (n-1)-го, соединен с вторым входом

l (!+1)-го сумматора по модулю основания си- ., стемы остаточных классов.

2. Преобразователь по п.1, отл ича ю- шийся тем, что блок управления выполнен в виде распределителя импульсов, RS-триггера. элемента И, элемента задержки и t.енератора импульсов, выход которого соединен с первым входом элемента И, второй вход и выход которого соединены соответственно с выходом RS- òðèããåðà и входом распределителя импульсов, и выходов которого являются группой выходов блока, (n+1)й выход является первым выходом блока. и соединен с входом элемента задержки и

R-входом RS-триггера, S-вход которого является входом блока, выход элемента задер жки является вторым выходом блока,