Система для передачи и приема цифровой информации с согласованием скорости

 

Изобретение относится к электросвязи и может быть использовано в системах передачи асинхронной цифровой информации с согласованием скорости и передачей сигналов о промежуточных значениях фазы этой информации. Цель изобретения - повышение пропускной способности путем сокращения избыточности передаваемого цифрового сигнала. Система для передачи и приема цифровой информации содержит на передающей стороне выделитель 1 тактовой частоты, измеритель 2 фазы импульсов записи, блок 3 кодирования, преобразователь 4 кода, регистр 5 сдвига, селектор 6, первый и второй D-триггеры 7 и 8, а на приемной стороне - блок декодирования, формирователь импульсов считывания, узел фазовой автоподстройки, первый селектор, первый D-триггер, второй селектор, второй D-триггер и преобразователь кода. Использование старшего разряда кода промежуточных значений фазы для управления процессом согласования скорости позволяет уменьшить объем передаваемой служебной информации, в связи с чем система не нуждается в организации отдельного канала для передачи команд стаффинга. 7 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (я)э Н 04 J 3/02

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

1 (21) 4693393/09 (22) 17.05.89 (46) 15.08.92. Бюл. hL 30 (72) А, Н.Попов (56) Авторское свидетельство СССР

hk 630638, кл. Н 04 J 3/02, 1977. (54) СИСТЕМА ДЛЯ ПЕРЕДАЧИ И ПРИЕМА

ЦИФРОВОЙ. ИНФОРМАЦИИ С СОГЛАСОВАНИЕМ СКОРОСТИ (57) Изобретение относится к электросвязи и может быть использовано в системах передачи асинхронной цифровой информации с.согласованием скорости и передачей сигналов о промежуточных значениях фазы этой информации. Цель изобретения.— повйшение пропускной способности путем сокращения. избыточности передаваемого цифрового сигнала. Система для передачи и

„,5U 1755385 А1 приема цифровой информации содержит на передающей стороне выделитель 1 тактовой частоты, измеритель 2 фазы импульсов записи, блок 3 кодирования, преобразователь 4 кода, регистр 5 сдвига, селектор 6, первый и второй 0-триггеры 7 и 8, а на приемной стороне — блок декодирования, формирователь импульсов считывания, узел фазовой автоподстройки, первый селектор, первый О-триггер, второй селектор, второй

О-триггер и преобразователь кода. Использование старшего разряда кода промежуточных значений фазы для управления процессом согласования скорости позволяет уменьшить объем передаваемой служебной информации, в связи с чем система не нуждается в организации отдельного канала для передачи команд стаффинга. 7 ил.

1755385

20

40

55

Изобретение с тносится к электросвязи и может быть использовано в системах пе редачи асинхронной цифровой информации с согласованием скорости и передачей сигналов о промежуточных значениях фазы этой информации.

Цель изобретения — повышение пропускной способности путем сокращения избыточности передаваемог з цифрового сигнала.

На фиг.1 приведена стр ктурная электрическая схема передающей стороны предлагаемого устройства; на фиг.2 — то же, приемной стороны; на фиг.3 — вариант реализации измерителя фазы импульсов записи; на фиг,4 — вариант реализации блока кодирования; на фиг,5 — временные диаграммы, поясняют,ие особенности управления процессом согласования скорости на передающей стороне; на фиг,6 — вариант построения блока декодирования и формирователя импульсов считывания; на фиг,7— временные диаграммы, поясняющие особенности управления процессом согласования скорости на приемной стороне

Система для передачи и приема цифровой информации содержит на передающей стороне выделитель 1 тактовой частоты, из меритель 2 фазы импульсов записи, блок 3 кодирования, преобразователь 4 кода, регистр 5 сдвига, селектор 6, первый и второй

0-триггеры 7 и 8, На приемной стороне система содержит блок 9 декодирования, формирователь

10 импульсов считывания, узел 11 фазовой автоподстройки, первый селектор 12, первый D-триггер 13, второй селектор 14, второй D-триггер 15 и второй преобразователь

16 кода. В состав измерителя 2 фазы импульсов записи входят регистр 17 памяти и

D-триггер 18. В состав блока 3 кодирования входят мультиплексор 19, первый делитель

20 частоты на m, второй делитель 21 частоты и D-триггер 22. В состав блока 9 декодирования входят первый регистр 23 сдвига, мажоритарйый элемент 24, второй регистр 25 сдвига и 0-триггер 26. В состав формирователя 10 импульсов считывания входит делитель 27 частоты.

Система работает следующим образом.

В ыделитель 1 тактовой частоты на передающей стороне формирует и последовательностей импульсоа, соответствующих по фазе тактовой частоте f входного информационного асинхронного сигнала и имеющих значения частот, равные fr,2f ...2" fT. Параметр и определяется количеством возможных промежуточн (х значений фазы, равным

2".

Эти последовательности импульсов поступают по многопроводной цепи на многопроводный вход измерителя 2 фазы импульсов записи, на второй вход которого подаются тактовые импульсы, следующие с частотой цикла передачи.

В один и тот же фиксированный момент каждого цикла передачи (например, в его начале), определяемый фазой тактовых импульсов, поступающих на второй вход измерителя 2 (на синхронизирующий вход регистра 17 памяти), производится запись в регистр 17 памяти кодовой комбинации, соответствующей состоянию в этот момент разрядов делителя I,)ñòîòû выделителя 1 тактовой частоты. При изменении фазы тактовой частоты входного сигнала на величину не менее одного промежуточного значения состояние разрядов делителя частоты выделителя 1 в следующий фиксированный момент оказывается другим, в результате чего измеряется кодовая комбинация, записанная в регистр 17 памяти измерителя 2 фазы импульсов записи. Таким образом, кодовые комбинации на многопроводном выходе измерителя 2 соответст вуют фазе тактовой ча-. стоты входного сигнала с точностью до величины одного промежуточного значения фазы, Эти кодовые ко лбинации кодируются в блоке 3 кодирования кодом, позволяющим на приемной стороне исправлять возникающие при передач» по линии связи ошибки.

Помимо кодовых комбинаций измеритель 2 фазы импульсов записи формирует на своем дополнительном выходе сигнал, управляющий процессом согласования скорости, Этот сигнал представляет собой задержанное на один цикл передачи значение старшего из и разрядов кодовой комбинации, формируемой на многопроводном выходе измерителя 2, и получен с помощью

Р-триггера 18. Благодаря укаэанной задержке операции согласования скорости выполняются после передачи соответствующей кодовой комбинации на приемную сторону. в результате чего на приемной стороне получение информации о необходимости выполнения операций согласования скорости предшествует моменту, в котором эти операции должны быть произведены, что упрощает оборудование приема, С помощью последовательности импульсов, сформированной на дополнительном выходе выделителя 1 тактовой частоты и соответствующей тактовой частоте входного сигнала, осуществляется запись информации в регистр 5 сдвига. Эта

1755385 информация формируется на выходе преоб- и того же выхода регистра 5 сдвига в завиразователя 4 кода, который обеспечивает симости от значения 5-го разряда, Наирипереход от линейного кода к двоичному. мер, если указанные соотношения

Регистр 5 сдвига обеспечивает получе- соответствуют моментам считывания ние на своих выходах информационных по- 5 (фиг.5г), то в D-триггер 7 производится счиследовательностей, сдвинутых одна тывание с второго выхода регистра 6 сдвига относительно другой на половину периода (фиг.5б), а на выход блока 3 кодирования тактовой частоты входного сигнала. постоянно поступает кодовая комбинация

Селектор 6 пропускает на свой выход вида 10101. информационный сигнал с одного или дру- 10 В случаях, когда тактовая частота входгого выхода регистра 5 сдвига в зависимо- . ного асинхронного сигнала ниже частоты сти от значения управляющего сигнала, считывающейимпульсноййесущей,т.е.когпоступающего на селектор 6 с дополнитель- да скорость записи информации в регистр 5 ного вы ода измерителя 2 фазы импульсов сдвига отстает от скорости ее считывания, 15 моменты считывания (фиг,5г) смещаются

С помощью 0-триггера 7 производится влевоотносительно фиг.5а,б,в. Всоответс считывание информации равномерной им- вии с изменением фазовых положений ма пульсной несущей, поступающей на его ментов считывания относительно моментов вход синхронизации. D-триггер 8 обеспечи- записи информации в регистр 5 сдвига извает передачу по дополнительному каналу 20 меняются кодовые комбинации, формируеинформационных символов, формируемых мые на многопроводном выходе измерителя при отрицательном согласовании скорости, 2, Управление процессом согласования Таким образом, вид каждой из указанскорости с помощью управляющего сигна- ных кодовых комбинаций, передаваемой за ла, поступающего с дополнительного выхо- 25 цикл на приемную сторону, однозначно опда измерителя 2, поясняют временные ределяет фазовое соотношение между такдиаграммы (фиг.5). На этих диаграммах, в товой частотой входного сигнала и частности, изображены последовательно- импульсной несущей с точностью до величисти информационных бит на первом (фиг,5а) ны одного промежуточного значения фазы в и вторбм(фиг.5б) выходах регистра 5 сдвига. 30 течение этого цикла. При рассматриваемом а также возможные фазовые положения смещении влево наступает момент, когда фронтовсчитывания вимпульсной несущей, изменение указанного фазового соотношепоступающей на вход синхронизации D- ния приводит к смене кодовой комбинации триггера 7, которые представлены в виде с вида 00001 на вид 11110 и моменты считыкодовых комбинаций, формируемых на мно- 35 вания соответствуют (с точностью до велигопроводном выходе измерителя 2 и соот- чины одного промежуточного значения ветствующих промежуточным значениям фазы) фиг.5д. При этом происходит иэменефазы тактовой частоты входного сигнала от- ние значения 5-го разряда с 1 на 0 и, следоносительно фазы тактовых импульсов на вательно, селектором 6 производится первом входе измерителя 2 для случая и-5 40 переключение на считывание информации с (фиг.5в). Порядок возрастания веса разря- первого выхода регистра 5 сдвига, Если тадов соответствует направлению сверху кое переключение не совпадает с моментавниз. Селекторби0-триггер8работаютпод ми считывания (что легко достигается, так управлением старшего (5-го) разряда, сни- как импульсная несущая, определяющая маемого сдополнительного выхода измери- 45 момент считывания, и тактовые импульсы, теля 2, В зависимости от значения этого которые поступаютна первый входизмериразряда (О или 1) селектор 6 пропускает на теля 2 и определяют моменты изменения свой выход информацию соответственно с кодовых комбинаций и, следовательно, 5-ro первого или второго выхода регистра 5 разряда, формируются общим генераторсдвига. 50 ным оборудованием), то информация считыДопустим, что тактовая частота входно- вается из регистра 5 сдвига без искажений, го сигнала равна частоте считывания им- т,е. без потери и добавления бит. ДействипульСной несущей. В этом случае не тельно (фиг.5д), если в первый момент пропроисходит изменения фазовых соотноше- изведено считывание с второго выхода ний между моментами записи информации 55 регистра 6 сдвига (бит Б), а во второй момент в ячейки регистра 5 сдвига и моментами их — с его первого выхода (бит B), то считывасчитывания в D-триггер 7. Соответственно, ние производится в той же последовательна вход блока 3 кодирования поступает од- ности бит (...А, Б. S ...), что и их запись, При на и та же кодовая комбинация, а селектор дальнейшем смещении моментов считыва6 пропускает на свой выход сигнал с одного ния влево считывание производится с пер1755385 вого выхода регистра 5 сдвиг га до момента, когда изменение фазового соотношения между тактовой частотой входного сигнала и импульсной несущей приводит к смене кодовой комбинации с вида 00000 на вид

11111 (фиг.5е) и, следовательно, к смене значения 5-го разряда, снимаемого с дополнительного выхода измерителя 2, с 0 на 1, При этом переключение считывания с первого выхода регистра б сдвига на второй приводит к тому, что импульсной несущей (фиг,5е) считывается один и тот же бит Б, что равносильно введению балластной вставки при положительном согласовании скорости.

B случаях, когда тактовая частота входного асинхронного сигнала выше частоты считывающей импульсной несущей, моменты считывания смещаются snpaao относительно диаграмм на фиг.5а,б,в. При этом наступает момент, когда фазовое соотношение между тактовой частотой входного сигнала и импульсной несущей приводит к смене кодовой кс мбинации, формируемой на многопроводнс м выходе измерителя 2, с вида 11110 на вид 00001 (фиг,5ж). При этом переход считывания с первого выхода регистра 5 сдвига на второй его выход между первым и вторым моментами считывания не приводит к искаж< нию считываемой информации, так как поспедовательно считываются биты ... А, Б с первого выхода, а затем В и последующие биты с второго выхода. При дальнейшем смещении моментов считывания вправо считывание производится с второго выхода регистра 5 сдвига до момента смены кодовой комбинации с вида 11111 на вид 00000 и изменения 5-ro разряда, снимаемого с дополнительного выхода измерителя 2, с 1 на 0 (фиг.5з). При этом переключение считывания с второго выхода регистра 5 сдвига на первыи между первым и вторым моментами считывания приводит к тому, что при считывании импульсной несущей (фиг,5з) пропускается один бит информации (бит Б). Этот бит записывается в

О-триггер 8 в момент переключения селекторв 6 и затем передается на приемную сторону по дополнительному каналу, что в ,цвлом соответствует операциям, производимым при отрицательном согласовании скорости. На приемной стороне промежуточные значения фаз декодируются блоком 9 декодирования. По этим значениям фаз формирователь 10 импульсое считывания формирует тактовую частоту информационного сигнала. ошибки восстановления которой, вызванные, например, помехами в линии сВЯзи, уменьшаются узлом 11 фдэовой автоподстройки, С помощью первого регистра 23 сдвига и мажоритарного элемента 24 производится собственно декодирование сигнала о промежуточных значениях фаэ. Второй регистр 25 сдвига обеспечивает возможность параллельного считывания разрядов кодовых комбинаций, несущих информацию о промежуточных значениях фаз и последовательно поступающих на вход 3Tof0 регистра 25, Назначение 0-триггера 2б входящего в состав блока

9 декодирования, — управление процессами согласования скорости, На счетный вход Т делителя 27 частоты должны быть поданы тактовые импульсы с частотой, в 2п раз пре15 вышающей частоту записи информации в

0-триггер 13. В результате предварительной установки в каждом цикле укаэанный делитель 27 частоты начинает процесс деления с фазы, определяемой значениями разрядов кодовой комбинации, поступающей на его 0-входы вз время предварительной установки и соот етсгвующей фазе входного сигнала (частоты записи) на передающей стороне. Вследствие этого фаза сигнала считывания, формируамого на выходе этого делителя 27 частоты соответствует фазе входного сигнала (частоты записи) на передающей стороне с погрешностью до одного промежуточного значения (при отсутствии

25 мер, помехами в линии связи) Процесс согласования скорости на приемной стороне происходит в основном аналогично такому же процессу на передающей

35 стороне под управлением сигнала, формируемого на дополнительном выходе блока 9 декодирования и соответствующего состоянию и-го разряда кода промежуточного значения фазы.

Рассмотрим этот процесс на примере и=

= 5 (фиг,7), Диаграмме на фиг,7а в этом случае соответствует информационный сигнал, поступающий параллельно на входы обоих селекторов 12 и 14 в интервалы времени, удаленные от моментов согласования скорости, в которых происходит нарушение последовательности следования бит в информационном си нале. На диаграмме (фиг.76) показана фаза фронтов импульсной

50 несущей, которыми производится запись в

0-триггер 13 информации, поступающей на его вход с выхода селектора 12, на диаграмме на фиг.7в — фаэовые положения фронтов считывания с выхода узла 11 фазовой авто55 подстройки, соответствующие кодам промежуточных эначен и фазы.

При рассмотрении процесса согласования скорости на передающей стороне для удобства пояснения условно принято и отображено на фиг.5 смещение фазы фронтов

30 ошибок восстановления, вызванных, напри1755385

10 считывания импульсной несущей относительно фронтов записи информации. По той же причине (т,е. для удобства пояснения) на фиг.7 условно принято и изображено смещение фазы фронтов импульсов восСтандв=" 5 ленной тактовой частоты информационного сигнала относительно фронтов записи информации, которая (запись) на приемной стороне осуществляется в D-триггер 13 импульсной несущей, В этой связи случаям, 10 когда тактовая частота входного асинхронного сигнала ниже (выше) частоты импульсной несущей, соответствует смещение фронтов частоты считывания влево (вправо) на фиг.5 и вправо (влево) — на фиг.7, что 15 отражено противоположными напрзвлейиями изменения кодовых комбинаций на фиг.5 и 7.

Управление работой селекторов 12 и 14 обеспечивается так, что в случае, когда на их 20 управляющие входы поступает "1" (с дополнительного выхода блока 9 декодирования), на выход селектора 14 (основного) проходит информация. (основной массив) с его второго входа, а на выход селектора 12 (вспомо- 25 гательного, обеспечивающего вводы в основной массив информации бита, изъятого из него при отрицательном согласовании скорости и переданного по дополнйтельному каналу) — информация, поступающая из 30 дополнительного канала на его первый вход. В противном случае на выход селектора 14 проходит информация с его первого входа (с выхода D-триггера 13), а на выход селектора 12 — основной массив информа- 35 ции с его второго входа, На фиг.7 показан момент переключения (Mll) селекторов относительно фазы импульсной несущей, поступающей на второй(синхронизирующий) вход D-триггера 13, что 40 стало возможным (в отличие от диаграмм нз фиг.5), потому что этот момент однозначно связан с фазой импульсной несущей, относительно которой показаны остальные диаг- : раммы на фиг.7. 45

МП возможен один раз за цикл и только при смене значения старшего разряда.

Именно таким случаям соответствуют временные диаграммы на фиг.7 г-н.

В случаях, когда тактовая частота вход- 50 ного асинхронного сигнала на передающей стороне, а следовательно, и восстановленная тактовая частота на приемной стороне ниже частоты импульсной несущей, фронты считывания восстановленной тактовой чзс- 55 тоты смещаются вправо относительйо Дйз1"раммы на фиг.7а,б,в, При этом, если на управляющие входы селекторов 12 и 14 подается "1" 5-го разряда кода промежуточно го значения фазы, то на выход селектора 14. проходит информационный сигнал с его второго входа (диаграмма на фиг.7д) до МП, з выход селектора 12 — информация из дополнительного канала, которая последовательно записывается s D-триггер 13. Этот процесс продолжается до тех пор, пока не произойдет смена кодовой комбинации с вида 00001 на вид 11110 (до смены значения

5-го разряда с 1 на О, (чему соответствует положение фронтов считывания восстановленной тактовой частоты, показанное на фиг.7г), в результате чего на выход селектора 14 проходит информация с выхода 0триггера 13 (диаграмма на фиг.7д) после МП, s который момент t> на фиг,76 записан случайный бит X из дополнительного канала, з в момент tz на фиг.76 — бит В, поступающий с выхода селектора f2 после переключения последнего в МП на пропускание информации (фиг.7а). При считывании информации в

0-триггер 15 фронтами (фиг.7г) в момент t> считывается бит Б, поступающий s этот момент на первый вход 0-триггер 15 с второго входа селектора 14, а в момент tg — бит В с выхода 0-триггера 13 (фиг.7д), Таким образом, в рассматривземам случае на вход преобразователя 16 кода, формирующего линейный код, поступает последовательностьбит...А, Б, В,...,т.е, без ошибок. При дальнейшем смещении фронтов импульсов считывания вправо от положения t> на фиг.7г до положения tz на диаграмме на фиг.7е на вход D-триггера 15 продолжает поступать- информация с выхода 0-триггера 13 (диаграмма на фиг.7з) до

МП, а на вход 0-триггера 13 — через селектор 12 с его второго входа (диаграмма на фиг,7ж) до смены кодовой комбинации с вида 00000 на вид 11111 (до смены значения

5-ro разряда с 0 на 1). К моменту МП в этом случае на соединенные между собой вторые входы селекторов 12 и 14 поступаетдва раза подряд бит Б (диаграмма на фиг.7ж) вследствие положительного согласовзйия скорости на передающей стороне. После указанной смены значения 5-го разряда на вход 0-триггера 15 (диаграмма на фиг.7з) после МП поступает информация с второго входа селектора 14 (диаграмма на фиг.7ж), в результате чего в 0-триггер 15 считывается бит Б, поступающий в момент tg диаграммы на фиг.7е, на первый вход селектора 14 с выхода 0-триггера 13, а в момент t2 диаграммы на фиг,7е — бит В. Нетрудно убедиться методом экстраполяции, что в момент считывания, предшестафЮщий моменту О диаграммы на фиг.7е, в 0-триггер 15 считан бит

А, поступающий с выхода D-триггера 13 (диаграмма на фиг,7з). Таким образом, и в этом случае на вход преобразователя 16 кода по1755385

12 ступает последовательность бит „, А, Б, В, ..., т.е. без ошибок, что подтверждает работоспособность устройства в режиме положительного согласования скорости.

8 случаях, когда тактовая частота вход- 5 ного асинхронного сигнала выше частоты импульсной несущей, фронты считывания восстановленной тактовой частоты смещаются влево относительно диаграмм нэ фиг,7э,б;в, При этом, если на управляющие входы селекторов 12 и 14 подается "О" .5-го разряда кода промежуточного значения фазы, то на выход селектора 14 проходит информация с выхода D-триггера 13 (диаграмма на фиг.7к) до МП, задержанная на полтакта относительно фазы этой же информации на его входе, на который она поступает через селектор 12 с второго входа последнего (диагрэммэ на фиг,7а), Этот про15

20 цесс повторяется до смены кодовой комбинации с вида 11110 на вид 00001 (до смены значения 5-го разряда с 0 нэ 1), после чего на выход селектора 14 проходит информация с его второго входа (диагрэмма на

25 фиг,7к после МП в сравнении с диаграммой на фиг.7а), а на вход 0-триггера 13 поступает через селектор 12 информация из дополнительного канала, С выхода селектора 14 информация (диаграмма на фиг,7к) считыва30 ется в D-триггер 15 фронтами восстановленной тактовой частоты(фиг,7и). 8 атом случае

: нэ выходе 0-триггера 15 последовательно появляются биты .„А, Б, В, .„, т.е; без ошибок. При дальнейшем смещении фронтов импульсов считывания влево от положения

t< на диаграмме на фиг.7и до положения t< на диаграмме на фиг.7л прохождение информации через селекторы 12 и 14 остаются без изменений до смены ходовой комбинации с вида 11111 на вид 00000 (до смены

40 значейия 5-го разряда с 1 Hà 0). В этом случае после МП эа битом А в информации, поступающей на соединенные между собой вторые входы селекторов 12 и 14, появляется бит 8 (см, диаграмму на фиг.7м) вследствие отрицательного согласования скорости на передающей стороне, После указанной смены значения 5-ro разряда на вход Отриггера 15 поступает через селектор 14 ин0-триггера 13- информация с второго входа селектора 12. Это приводит к тому, что до

МП на вход О-триггера 15 поступает бит А, э после МП вЂ” бит Б, записанный в О-триггер.13 до МП фронтом t> диаграммы на фиг.76.

Далее фронтом t2 диаграммы на фиг,76 в формация с выхода 0-триггера 13, а на вход 50

О-триггер 13 записывается бит В, поступающий после МП на вход этого триггера через селектор 12 с его второго входа. В результате на вход 0-триггера 15 поступает последовательность бит(фиг.7н). При считывании в D-триггер 15 фронтами восстановленной тактовой частоты (показаны на диаграмме на фиг,7л), на выходе О-триггера

15 формируется последовательность бит ...

А, Б, В, ..., т,е. без ошибок, что подтверждает работоспособность системы в режиме отрицательного согласования скорости.

Формула изобретения

Система для передачи и приема цифровой информации с согласованием скорости, содержащая на передающей стороне последовательно соединенные выделитель тактовой частоты, измеритель фазы импульсов записи и блок кодирования, причем второй вход измерителя фазы импульсов записи является входом тактовых импульсов, а на приемной стороне — последовательно соединенные блок декодирования, формирователь импульсов считывания и узел фазовой автоподстройки, причем другой вход формирователя импульсов считывания является входом тактовых импульсов, о т л и ч а ю щ ая с я тем, что, с целью повышения пропускной способности путем сокращения избыточности передаваемого цифрового сигнала, на передающей стороне введены последовательно соединенные преобразователь кода, регистр сдвига, селектор и первый О-триггер, при этом вход преобразователя кода соединен с входом выделителя тактовой частоты, дополнительный выход которого соединен с вторым входом регистра сдвига, второй выход которого подключен к второму аходу селектора и к первому входу второго О-триггера, второй вход которого соединен с управляющим входом..селектора и с дополнительным выходом измерителя фазы импульсов записи, второй вход первого О-. триггера является входом импульсов считывания, а на приемной стороне введены последовательно соединенные первый селектор. первый О-триггер, второй селектор, второй О-триггер, а также преобразователь кода, при этом вторые входы первого и второго селекторов соединены. управляющие входы соединены между собой и с дополнительным выходом блока декодирования, выход узла фазовой автоподстройки соединен с вторым входом второго D-триггера, а второй вход первого 0-триггера является входом импульсов записи, 1755385

0 7

7i

7010 Oi

10 1 71

i 00 ii

0171

1771 77

01

0071 оооо оооо а 00

01 1О7О1О

17 7 1О07

11 00 111

ОО i17 111 t

ОО0000 Ооп

1755385

07О7 7О7

7 оо11

100 1117

1ОО0 ООО

71117117

7 7

1io 11

17 7Оо0О

77 iOO О

117 0 о о

1 о

101 1 1

017 011

ООО 111

0l0lololo о о д о0

1755385

1755385

Составитель 8. Евдокимова

Техред M,Mîðãåíòàë Корректор С.Пекарь

Редактор М.Петрова

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101

Заказ 2899 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5