Преобразователь чисел из кода системы счисления в остаточных классах в двоичный код
Изобретение относится к вычислительной технике и может быть применено для преобразования чисол, представленных в системе счисления в остаточных классах, в позиционный код. Целью изобретения является повышение быстродействия. Преобразователь содержит регистр 2, первый мультиплексор 3, вычитатель 4 по совокупности модулей, второй мультиплексор 5.1, счетчик 6, блок 7 памяти, накапливающий сумматор 8 и группу мультиплексоров 5.2- 5.К. Использование группы мультиплексоров позволяет подавать на вход блока памяти одновременно несколько остатков. 1 ил., 1 табл.
СОЮЗ СОВЕТСКИХ
СОЦИАЛИСТИЧЕСКИХ
FÅÑÏÓ6ËÈÊ (!9) и)) (я)з Н 03 М 7/18 ГОСУДАРСТВЕННЫЙ КОМИТЕТ
ПО ИЗОВРЕТЕНИЯМ И ОТКРЫТИЯМ
ПРИ ГКНТ СССР
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) 1541783 (21) 4805970/24 (22) 08,01.90 (46) 23.08.92. Бюл. N. 31 (71) Дагестанский политехнический институт (72) Э.Х.Хаспулатов и Ш.-M.À.Èñìàèëîâ (56) Авторское свидетельство СССР
М 1541783, кл. Н 03 М 7/18, 1988, (54) ПРЕОБРАЗОВАТЕЛЬ ЧИСЕЛ ИЗ КОДА
СИСТЕМЫ СЧИСЛЕНИЯ В ОСТАТОЧНЫХ
КЛАССАХ В ДВОИЧНЫЙ КОД (57) Изобретение относится к вычислительной технике и может быть применено для преобразования чисел, представленных в системе счисления в остаточных классах, в позиционный код, Целью изобретения является повышение быстродействия. Преобразователь содержит регистр 2. первый мультиплексор 3, вычитатель 4 по совокупности модулей, второй мультиплексор 5.1, счетчик 6, блок 7 памяти, накапливающий сумматор 8 и группу мультиплексоров 5.2—
5.К. Использование группы мультиплексоров позволяет подавать на вход блока памяти одновременно несколько остатков, 1 ил., 1 табл.
1757106
Изобретение относится к вычислительной технике, может быть использовано в
ЦЭВМ, функционирующих в системе счисления в остаточных классах, и является усовершенствованием изобретения по авт. св.
¹ 154 1 783.
Цель изобретения — повышение быстродействия.
На чертеже представлена схема преобния в остаточн ых классах (ССОК) в двоичный код.
Преобразователь содержит выход 1 преобразователя, регистр 2, первый мультиплексор 3, вычитатель 4, по совокупности модулей, второй мультиплексор 5.1, группу мультиплексоров 5.1 — 5,К, счетчик 6, блок 7 памяти, накапливающий сумматор 8, информационный вход 9 преобразователя, 20 вход 10 начальной установки преобраэователя, с первого по третий тактовые входы
11-13 преобразователя, причем выход накаплива|ощего сумматора 8 является выходом 1 преобразователя, вход 10 начальной
25 установки которого соединен с входами сброса накапливающего сумматора 8 и счетчика 6, выход которого соединен с первым адресным входом блока 7 памяти, с второго по (К+1)-й адресные входы которого соединены соответственно с выходами второго мультиплексора 5,1 и мультиплексоров 5,25.К группы, первый тактовый вход 11 преобразователя соединен со счетным входом счетчика 6 и с входом разрешения записи регистра 2, информационный вход 9 преоб- 35 разователя соединен с первым информационным входом первого мультиплексора 3, группа выходов которого соединена с соответствующими информационными входами второго мультиплексора 5.1 и мультиплексоров 5.2-5.К группы, управляющие входы которых соединены с выходом счетчика 6, группа выходов первого мультиплексора 3 соединена с группой входов уменьшаемого вычитателя 4 по совокупности модулей, выход которого соединен с информационным входом регистра 2, выход-которого соединен с вторым информационным входом первого мультиплексора 3, первый и второй выходы блока 7 памяти соединены соответственно с группой входов вычитаемого вычитателя 4 по совокупности модулей и с информационным входом накапливающего сумматора 8, второй тактовый вход 12 преобразователя соединен с управляющим 55 входом первого мультиплексора 3, третий тактовый вход 13 преобразователя соединен с входом разрешения вычитателя 4 по совокупности модулей и с тактовым входом накапливающего сумматора 8, разователя чисел из кода системы счисле- 10
В таблице приведен пример кодировки блока 7 памяти для модулей Р1=2, Р2=3, РЗ=5. Р4=7, причем в первом цикле на вход
ДМХ 1 подается остаток по модулю Р1, на
ДМХ 2 — по модулю Р4, во втором цикле на
ДМХ 1 — по модулю Р2, на ДМХ 2 — по модулю РЗ, На вход ДСТ подается номер цикла, формируемый счетчйком 6, 01 — выход блока 7 памяти, подключенный к вычитателю 4, Ог — выход, подключенный к сумматору 8, в колонке ДЭ вЂ” десятичные числа, эквивалентные двоичным числам в колонке 02.
Кодировка блока 7 в общем случае при, модулях системы счисления в остаточных классах(ССОК) и при M одновременно обрабатываемых модулей производится следующим образом.
Блок 7 должен иметь вход ДСТ для подачи номера цикла и М входов ДМХ для подачи остатков, На выходах блока будет одно и то же число, но в разных системах счисления; на входе 01 — в ССОК, на 02 — в позиционной системе счисления. Это число выбирается как наименьшее из кратных всем модулям обработанных ранее групп, дающее остатки по обрабатываемой группе, соответственно равные поданным на входы
ДМХ. Число на выходе 02 может быть в любой системе счисления при условии, что .накапливающий сумматор 8 работает в этой же системе счисления.
Преобразователь работает аналогично известному за исключением того, что через группу мультиплексоров на вход блока 7 подается К остатков, в этом случае количество циклов будет М=.)N/Kt, где N — число модулей в выбранной ССОК, Х вЂ” целое число, минимальное из не меньших X.
Пример функционирования. Допустим, необходимо преобразовать число
a=197, Представленное в ССОК с модулями
Р1=2, P2=3, Р3=5, Р4=7, в виде а= (1, 2, 2, 1)сок.
В первом цикле на входы блока 7 подаются: на ДСТ вЂ” "О", на ДМХ1 — "01", на
ДМХ2 — "01" (соответственно остатки по модулям Р1 и Р4), на выходах блока 7 получим
01=(1, 01, 001, 001)сок, 02=(1)2, на выходе вычитателя — (О, 1, 1, 0), к.
Во втором цикле на входы блока 7 будут поданы: на ДСТ вЂ” "1", на ДМХ1 — "01". на
ДМХ2 — "01" (соответственно остатки по модулям Р2 и РЗ), нэ выходах 01=(0, 1, 1, 0)сок..
02+11000100)2, на выходе вычитателя — "О".
На вход накапливающего сумматора 8 поступят числа (1)г и (11000100$ в разных циклах, в конце второго цикла в сумматоре
1757106 мультиплексора соединена с соответствующими информационными входами мультиплексоров группы, выходы которых соединены соответственно с адресными
5 входами. с третьего по (к+1)-й (к — количество параллельно обрабатываемых остатков) блока памяти, выход счетчика соединен с управляющими входами мультиплексоров группы, 8 будет сформирована их сумма, равная (11000101)2= E 97.
Формула изобретения
Преобразователь чисел из кода системы счисления в остаточных классах в двоичный код по авт. св. N 154 1783, о т л и ч а ю щ ий с я тем, что„с целью повышения быстродействия, он содержит группу мультиплексоров, причем группа выходов первого
1 1
ДСТ
ДМХ1
ДМХ2
Р3 Р4
PE .P2
Составитель А.Исмаилов
Техред М,Моргентал Корректор H.Òónèöà
Редактор В.Данко
Заказ 3100 Тираж Подписное
ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР
113035, Москва, Ж-35, Раушская наб., 4/5
Производственно-издательский комбинат "Патент", г. Ужгород, ул,Гагарина, 101
О
О
О
О
О
О
О
О
О
О
О
О
О
О
1
1
1
1
1
1
01
ОО
01
01
01
01
0D
01
01
01
00 01
01
:0l
01
ООО
001
OOE
010 . 011
011
101
101
000 . 000
001
001
001
О1О
011
011
011
1ОО
100
О 00 000 ООО
1 01 010 000
О 10 011 001
1 01 . 001 001
О 10 010 010
1 00 EOO 010
О 01 ООО 011
1 00 011 Î!E
О 01 100 100
1 10, 001 100
О 00 010 101
1 10 000 101
О . .00 001 110
1 01 011- 110
О 00 000 ООО
О 01 000 ООО
О 10. 000 000
О 00 001 000
О 01 001 000
О 10, 001 ООО
О 00 010 ООО
О 01 010 ООО
О 10. 010. ООО
О 00 011 000
О 01 011 000
О 10 011 000
О 00 100 000
О . 01 .: EÎO 000
0 10 100 ООО
0000 0000 О
0000 0111 7
0000 1000 8
0000 0001 1
0000 ОÎEÎ 2
0000 1001 9
0000 1010 10
0000 0011 3
OOOO 0100 4
0000 1011 11
0000 1100 . 12
0000 0101 5
0000 0110 6
0000 1101 13
0000 0000 О
ÎEОО 0110 70
1100 140
0111 1110 126
1100 .0100 196
0011 1000 56
0010 1010 - 42
0111 0000 112
ЕО11 0110 182
1010 1000 168
0001 1100 28
0110 0010 98
0101 0100 84
1001 1010 154
OOOO » 10 14
