Устройство для проверки монтажа

 

Изобретение относится к автоматике и предназначено для проверки электрического монтажа систем телемеханики и устройств автоматики. Цель изобретения - расширение функциональных возможностей устройства за счет введения ускоренного контроля монтажа. Цель достигается тем, что в устройство, содержащее первый триггер, первый элемент ИЛИ, генератор, элемент И, блок буферной памяти, блок сравнения, элемент задержки, блок памяти и ввода тестов и счетчик номера тестов, введены вторые три.ер и элемент ИЛИ, элемент И-НЕ, блок индикации и дешифратор номера инициативных контактов. 3 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (si)s G 06 F 15/46

ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕ

ВЕДОМСТВО СССР (ГОСПАТЕНТ СССР) ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPCKOMY СВИДЕТЕЛЬСТВУ (21) 4718465/24 (22) 14,07.89 (46) 30,11,92, Бюл, ¹ 44 (71) Азербайджанское научно-производственное объединение "Нефтегазавтомат" (72) Б,О.Ахмедов, А.M,Móñàåâ, Ф,Д,Джафаров, Г.А,Кулиев и И,M.Áàäàëoâ (56) Авторское свидетельство СССР

¹ 565286, кл. G 05 В 23/02, 1974.

Авторское свидетельство СССР

¹ 625209, кл. G 06 E 15/46, 1977. (54) УСТРОЙСТВО ДЛЯ ПРОВЕРКИ МОНТАЖА

Изобретение относится к автоматике и предназначено для проверки электрического монтажа систем телемеханики и устройства автоматики.

Известно устройство для обнаружения неисправностей в электрическом монтаже, содержащее регистр, блоки ввода, вывода, управления, схему сравнения, логические элементы, генератор импульсов и регистра- тор гальванических связей.

Недостатком этого устройства является то, что вывод ошибок монтажа на печать осуществляется в условных адресах и, как следствие, требуются специальные переводные табли ы для расшифровки, в результате чего уменьшается быстродействие устройства.

По техническому решению наиболее близким к пре,ложенному устройству является устройство для проверки электрических цепей, содержащее эталонный объект,, Ы,„1778765 А1 (57) Изобретение относится к автоматике и предназначено для проверки электрического монтажа систем телемеханики и устройств автоматики. Цель изобретения— расширение функциональных возможностей устройства за счет введения ускоренного контроля монтажа. Цель достигается тем, что в устройство, содержащее первый триггер, первый элемент ИЛИ, генератор, элемент И, блок буферной памяти, блок сравнения. элемент задержки, блок памяти и ввода тестов и счетчик номера тестов, введены вторые три,-ер и элемент ИЛИ, элемент И вЂ” НЕ, блок индикации и дешифратор номера инициативных контактов. 3 ил. соединенный входом с первым выходом блока управления, а выходом — с первым входом элемента несовпадения, второй вход которого подключен к входу устройства, выход элемента несовпадения подключен к первому входу первого элемента И, выход которого соединен с первым входом элемента ИЛИ, второй вход первого элемента И п0дключен через дешифратор к выходу счетчика, счетный вход которого соединен с выходом второго элемента И, входы которого подключены соответственно к выходу генератора тактовых импульсов, входу блока управления, выходу триггера, а также два элемента И, регистр неисправностей и элемент задержки. второй выход блока управления и выход элемента несовпадения соединены соответственно с входами третьего элемента И, подключенного выходом к второму входу элемента ИЛИ, выход которого соединен через элемент задержки с пер1778765 теста" блока буферной памяти тестов, ин- 45 формационным входом и выходом подклю50 вым входом триггера и первым входом четвертого элемента И, подключенного выходом к входу регистра неисправностей, выход старшего разряда счетчика подключен к второму выходу триггера, выход которого соединен с вторым входом. четвертого элемента И, выход счетчика соединен с адресным входом регистра неисправностей, Недостатком прототипа являются малые функциональные возможности и низкое быстродействие.

Цель изобретения — расширение функциональных возможностей устройства за счет введения режима ускоренного контроля монтажа.

Цель достигается тем, что в устройство, содержащее генератор импульсов, элемент

И, счетчик номера теста, первый триггер, выходом соединенный с первым входом элемента И, второй вход и выход которого подключен соответственно к выходу генератора импульсов и счетному входу счетчика номера теста, выходом соединенного с первым информационным входом блока буферной памяти состояний, блок сравнения, соединенный первым информационным входом с выходом эталонного сигнала блока буферной памяти тестов, элемент задержки и первый элемент ИЛИ, вновь введены второй триггер, блок индикации, второй элемент ИЛИ, элемент И-НЕ и дешифратор номера инициативных контактов, причем установочный вход второго триггера является первым входом режима, устройства и соединен с первым входом первого элемента

ИЛИ, второй вход и выход которого соединены соответственно с вторым входом режима устройства и установочным входом первого триггера, входы сброса первого и второго триггеров подключены к выходу второго элемента ИЛИ, первый вход которого соединен со входом сброса устройства и входом сброса блока буферной памяти состояний, а второй вход — с выходом "Конец ченного соответственно к выходу счетчика номера теста и входу дешифратора номера инициативных контактов, выход которого и второй информационный вход блока сравнения образуют вход — выход устройства для подключения ко входу — выходу проверяемого монтажа, разрешающий вход блока сравнения соединен через элемент задержки с выходом элемента И, третьим входом подключенного к выходу элемента И-НЕ, первый вход которого соединен с выходом второго триггера, а второй вход — с выходом

"Есть неисправность" блока сравнения и тактовым входом блока буферной памяти

40 состояний, второй информационный вход которого подключен к выходу "Код неисправности" блока сравнения, и первому информационному входу блока индикации, вторым информационным входом соединенного с выходом счетчика номера тестов.

При проведении патентных исследований заявители не обнаружили технические решения, известные в науке и технике со сходными признаками. В связи с этим можно сделать вывод, что заявляемое техническое решение обладает существенными отличиями.

На фиг. 1 приведена блок-схема предлагаемого устройства; на фиг, 2 — принципиальная схема блока памяти и ввода тестов; на фиг. 3-блок-схема блока буферной памяти.

Предлагаемое устройство (фиг.1) содержит первый элемент ИЛИ 1, второй элемент

ИЛИ 2, первый SR-триггер 3, второй SRтриггер 4, генератор 5, элемент И 6, счетчик

7 номера тестов, блок 8 памяти и ввода тестов, дешифратор 9 номера инициативнь|х контактов, проверяемый монтаж 10, элемент И вЂ” НЕ 11. элемент 12 задержки, блок 13 сравнения, блок 14 буферной памяти, блок 15 индикации, вход 16 контроля, вход 17 "Наладка", вход 18 "Сброс", S-вход первого триггера 3 соединен с первым входом первого элемента ИЛИ 1 и является входом "Наладка" устройства, второй вход первого элемента ИЛИ 1 является входом

"Контроль" устройства, выход второго элемента ИЛИ 2 подан на S-вход второго триггера 4, R-вход которого соединен с R-входом первого триггера 3 и поступает с выхода второго элемента ИЛИ 2, выход первого триггера 3 поступает на первый вход элемента И вЂ” НЕ 11, выход которого поступает на третий вход элемента И 6, второй вход которого поступает с выхода генератора 5, а первый вход — с выхода второго триггера

4, выход элемента И 6 поступает на входы счетчика 7 номера тестов и элемента 12 задержки, выход которого подан на вход разрешения блока 13 сравнения, выход счетчика 7 номера тестов поступает на вход блока 8 памяти и ввода тестов, на третий вход блока 14 буферной памяти и на первый вход блока 15 индикации, второй вход которого соединен с выходом блока 13 сравнения и вторым входом блока 14 буферной памяти, первый выход блока 8 памяти и ввода тестов поступает на второй вход второго элемента ИЛИ 2, первый вход которого является входом 18 "Сброс" устройства и соединен с входами сброса счетчика 7 номера тестов и блока 14 буферной памяти, второй выход блока 8 памяти и ввода тестов подан

1778765

55 на вход дешифратора 9 номера инициативного контакта, выход которого соединен с входом проверяемого монтажа 10 и с вторым входом блока 13 сравнения, первый вход которого поступает с третьего выхода блока 8 памяти и ввода тестов, выход "Есть неисправность" блока 13 сравнения поступает на второй вход элемента И вЂ” НЕ и на первый вход блока 14 буферной памяти, Функциональное значение основных узлов устройства следующее.

Генератор 5 предназначен для генерации тактовых импульсов.

Элемент И 6 предназначен для разрешения и запрета работы устройства.

Счетчик 7 номера тестов предназначен для выбора очередного теста с блока 8 памяти и ввода тестов.

Блок 8 памяти и ввода тестов предназначен для хранения тестов (тест-программы). Блок 8 может представлять собой, например, отдельный модуль на постоянных запоминающих элементах.

Дешифратор 9 номера инициативных контактов предназначен для дешифрации двоичного кода номера инициативных контактов в позиционный код.

Элемент 12 задержки предназначен для разрешения работы блока сравнения после уравновешивания сигналов на контактах проверяемого монтажа 10. Время уравновешивания гу вычисляется по формуле гу и тэл где и — максимальное возможное число последовательно соединенных элементов в тракте выбора и подачи тестовых сигналов на проверяемый монтаж 10 и блок 13 сравнения; г — максимальное время задержки одного элемента серии, на базе которой построено устройство.

Блок 13 сравнения предназначен для сравнения сигналов с контактов проверяемого монтажа 10 с эталонными сигналами, поступающими с выхода блока 8 памяти и ввода тестов. На выходах блока 13 сравнения формируются номера недостающих (со . знаком "-") и лишних (со знаком "+") контактов текущего текста и сигнал о наличии недостатков в данном тесте. При нормальном прохождении теста, если не имеется ошибок в проверяемом монтаже, на выходах блока 13 сравнения сигнал не формируется.

Блок 14 буферной памяти предназначен для запоминания номера неправильно прошедших тестов и данные о несоответствиях (неисправностях) с целью дальнейшего использования.

Блок 14 буферной памяти прямого отно. шения к контролю не имеет, предназначен для запоминания данных о неисправностях проверяемого монтажа для дальнейшего ввода во внешнее устройство с целью их анализа, введения статистики и др.

Блок 14 физически представляет собой функционально законченный модуль, который может сниматься для вставления во входной разъем внешнего устройства, На фиг, 3 приведена принципиальная схема блока 14. Он содержит элемент 17 задержки, счетчик с дешифратором 28, первую группу элементов И 29, группу элементов памяти 30, вторую группу элементов И

31, группу развязочных диодов 32, тактовый вход 33, вход сброса 18, вход/выход номеров неисправных (не прошедших) тестов 34, вход/выход данных о неисправностях 35, Вход элемента 27 задержки поступает с входа 33, выход элемента 27 поступает на счетный вход счетчика 28, выходы (1.„m) которого соответственно поступают на входы разрешения элементов И 29 — 1, 31-1„, 29—

m, 31 — m. Входы 35 и Зб поступают на входы элементов И 29 — 1„.„29 — m.

Выходы элементов И 29 — 1,...,29 — m соответственно поступают на входы памяти 301,...,30 — m, выходы которых соответственно поступают на входы элементов V! 31—

1,...,31-m, выходы которых поразрядно через диодную группу 32 соединяются между собой и поступают на выходы 34 и 35. Вход сброса 18 поступает на входы сброса счетчика 28 и элементов памяти 29-1,...,29-m.

Блок работает в двух режимах: а1 режим приема (при контроле жгута), б) режим выдачи (при выдаче информации во внешнее устройство), Рассмотрим принцип работы блока в отдельных режимах.

Режим приема, В этом режиме блок 14 находится в составе устройства, в начале контроля жгута на вход 18 поступает сигнал сброса, который сбрасывает счетчик с дешифратором 28 и группу элементов памяти 30, Из счетчика

7 номера тестов на вход 34 поступает номер текущего теста, с второго выхода блока 13 сравнения на вход 35 поступают данные о неисправности (при ее обнаружении). э с пеового выхода блока 13 сравнения на тактовый вход 33 поступает сигнал "Есть неисправность", который через элемент задержки 27 (после уравновешивания информационных сигналов) поступает на вход счетчика с дашифратором 28, на выходе которого формируется сигнал адреса ячейки памяти, в которую должна записываться информация (номер неисправного теста и дэн1778765 ные о неисправностях). Этот сигнал открывает соответствующую группу элементов И

29, информация, проходя через них, загисывэется в соответствующую память из группы 30. 5

Режим выдачи, В этом режиме внешнее устройство на тактовый вход 33 подает по одному импульсу и снимает информацию с выходов 34 и 35, Это происходит следующим образом. По по- 10 ступлении импульса на выход 33 он прохо. дит нэ вход счетчика с дешифратором 28, на выходе которого формируется сигнал адреса, с которого должна сниматься информация. Этот сигнал открывает 15, соответствующие элементы И из группы 31 (одновременно открываются и элементы И из группы 29, но это ничему не мешает), информация из соответствующей памяти из группы 30 проходит через эти элементы и 20 соответствующие развязочные диоды из группы 32, поступает на выводы 34 и 35, играющие в этом случае роль выхода.

При надобности сброс блока памяти 14 осуществляется путем подачи импульса на 25 вход 18 сброса.

Блок 15 индикации предназначен для визуального наблюдения номеров и несоответствий неправильно прошедших тестов, Дешифратор 19 номера тестов предназ- 30 начен для дешифрации двоичного кода номеров тестов, поступающих с выхода счетчика 7 номера тестов, в позиционный код для выбора соответствующего теста с регистра 20 при помощи элементов И 21, 35

Регистр 20 предназначен для хранения тестов (тест-программ), Рассмотрим принцип работы устройства.

Устройство работает в следующих режимах: 40 — режим контроля; — режим наладки.

В начале работы в каждом режиме на вход 18 "Сброс" подается сигнал "Сброс", который приводит к исходное состояние 45 первый и второй триггеры 3 и 4 (через элемент ИЛИ 2), счетчик 7 номера тестов и блок

14 буферной памяти.

После этого устройство готово к работе и можно организовать нужный режим рабо- 50 ты. Ниже описывается принцип работы устройства в различных режимах, Режим контроля.

В этом режиме на вход 17 подается сигнал, который вводит второй триггер 4 (через 55 элемент ИЛИ 1), высокий потенциал с выхода которого поступает на первый вход элемента И 6. Низкий потенциал с выхода первого триггера 3 поступает на первый вход элемента И-НЕ 11, а на выходе -- высокий потенциал. который поступает на третий вход элемента И 6. Импульс, поступающий с выхода генератора 5, проходит через элемент И 6 на вход счетчика 7 номера тестов. На выходе счетчика 7 формируется двоичный код номера очередного теста, который, поступая нэ вход блока 8 памяти и ввода тестов, выбирает очередной тест.

Двоичный код инициативного контакта с второго выхода блока 8 поступает на вход дешифратора 9, позиционный код с выхода которого подается на проверяемый монтаж

10 и на второй вход блока сравнения 13.

Эталонная информация с третьего выхода блока 8 поступает на первый вход блока 13 сравнения, Через гу времени (время уравновешивания) задержанный элементом 12 импульс, поступая на третий вход блока 13 сравнения, разрешает его работу.

Если сигналы (потенциалы) на контактах проверяемого монтажа 10 соответствуют эталонным, то на выходе блока 13 сравнения не формируется никакой сигнал, Поступлением очередного импульса от генератора 5 на выходе блока 7 формируется двоичный код очередного теста и работа продолжается аналогичным образом, Если на проверяемом монтаже есть ложные связи, то потенциалы на его контактах будут отличаться от эталонных, в результате чего по поступлении с выхода элемента 12 задержки сигнала разрешения на первом выходе блока 13 сравнения формируется сигнал

"Есть неисправность", а на втором выходе данные о неисправностях. На блок 15 индикации выходит номер теста, поступающий с выхода счетчика 7 номеров тестов, и данные о неисправностях, В блок 14 буферной памяти по сигналу "Есть неисправность" записывается номер теста и данные о неисправностях с целью дальнейшей обработки или ввода в микроЭВМ или другие внешние устройства, По поступлении очередного импульса от генератора 5 начинается очередной тест. В последнем тесте на первом выходе блока 8 памяти и ввода тестов появляется высокий потенциал (во всех предыдущих тестах на этом выходе низкий потенциал), который через элемент ИЛИ 2 сбрасывает триггеры 3 и

Режим наладки (проверка монтажа).

Проверка монтажа происходит аналогично режиму контроля, В этом режиме на вход 16 подается сигнал, который взводит триггеры 3 и 4. Высокий потенциал с выхода триггера 3 поступает на первый вход элемента И-HE 11, на втором входе которого с выхода "Есть неисправность" блока 13 срав1778765 поступает код номера очередного теста, ко- 35

55 нения присутствует низкий потенциал. Высокий потенциал с выхода элемента И-НЕ

11 поступает на третий вход элемента И 6.

Высокий потенциал с выхода триггера 4 поступает на первый вход элемента И 6.

Если в проверяемом монтаже 10 есть ложные связи (обрыв и/или лишние связи), то на первом выходе блока 13 сравнения формируется сигнал "Есть неисправность", который поступает на второй вход элемента

И вЂ” НЕ 11, на первом входе которого также высокий потенциал с инверсного выхода триггера 3. На выходе элемента 11 формируется низкий потенциал, который закрывает элемент И 6 и запрещает выбор следующего теста. В результате на блоке 15 индикации выходят данные о неисправностях и номер теста. После устранения ложных связей сигнал "Есть неисправность" снимается, выбирается очередной тест и продолжается проверка, В последнем тесте на первом выходе блока 8 памяти и ввода тестов присутствует высокий потенциал, который сбрасывает триггер 4, прекращает выбор тестов (закрывается элемент И 6), заканчивается проверка.

Блок 8 памяти и ввода тестов (фиг,2) содержит дешифратор 19 номера тестов, регистр 20, группу элементов И 21, группу развязочных диодов 22, вход 23, выход 24, выход 25, выход 26.

Блок работает следующим образом. На вход 23 с выхода счетчика 7 номера тестов торый дешифрируется в дешифраторе 19. С выхода дешифратора 19 позиционный код номера теста открывает соответствующую группу элеменгов И 21, Соответствующий тест с выхода регистра 20, проходя через открытые элементы И из группы 21 и развязочных диодов из группы 22, поступает на выход.

Двоичный код номера инициативного контакта с выхода 24 поступает на вход дешифратора 9 инициативного контакта. Эталонная информация с выхода 25 поступает на первый вход блока 13 сравнения. Сигнал об окончании контроля с выхода 26 поступает на второй вход второго элемента ИЛИ 2.

В этой шине в течение контроля присутствует сигнал лог."0". В последнем тесте на этой шине появляется сигнал лог. "0", который через второй элемент ИЛИ 2 сбрасывает триггеры 3 и 4.

На основе заявляемого изобретения разработана рабочая документации. Изготовление устройства находится в стадии опытного образца.

В связи с тем, <то предлагаемое устройство не внедрено, определение его фактической эффективности является невозможным. Внедрение предлагаемого устройства позволит сократить время трудоемкости контроля монта.кных соединений, в результате чего получится значительный эффект, Формула изобретения

Устройство для проверки монтажа, содержащее генератор импульсов, элемент И, счетчик номера тестов, первый триггер, соединенный с первым входом элемента И, второй вход и выход которого подключены соответственно к выходу генератора импульсов и счетному входу счетчика номера тестов, выходом соединенного с первым информационным входом блока буферной памяги, блок сравнения, соединенный первым информационным входом с выходом эталонного сигнала блока буферной памяти, элемент задержки и первый элемент ИЛИ, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей устройства за счет введения режима ускоренного контроля монтажа, в него введены второй триггер, блок индикации, второй элемент ИЛИ, элемент И вЂ” НЕ, и дешифратор номера инициативных контактов, причем первый вход реж ма устройства триггера является первым входом режима устройства и соединен с первым входом первого элемента ИЛИ, второй вход и выход которого соединены соответственно с вторым входом режима устройства и установочHhlM входом первого триггера, входы сброса первого и второго триггеров подключены к выходу второго элемента ИЛИ, первый вход которого соединен с входом сброса устройсТВВ и входом сброса блока буферной памяти, а второй вход — с выходом "Конец теста" блока памяти и ввода тестов, информационным выходом подключенного к входу дешифратора номера инициативных контактов, выход которого и второй информационный вход блока сраинения образуют вход-вь ход проверяемого монтажа, разрешающий вход блока сравнения соединен через элемент задержки с выходом элемента

И, третьим входом подключенного к выходу элемента И вЂ” НЕ, первый вход которого соединен с выходом второго триггера, а второй вход — с выходом "Есть неисправности" блока сравнения и тактовым входом блока буферной памяти, второй информационный вход которого подключен к выходу "Код неисправности" блока сравнения к первому и информационному входам блока индикации, вторым информационным входом соединенного с выходом счетчика номера тестов, 1778765

1778765 файф

L»

З

ОСоставитель Б.Ахмедов

Техред M,Ìoðãåíòàë Корректор А Козориз

Редактор

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина. 101

Заказ 4194 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5