Устройство микропрограммного управления

 

Изобретение относится к вычислительной технике. Целью изобретения является 2 сокращение емкости блока памяти микрокоманд . Устройство микропрограммного управления содержит блок формирования импульсов, регистр адреса, с первого по третий мультиплексоры, блок памяти микрокоманд , регистр микрокоманд, первый и второй регистры-счетчики, генератор тактовых импульсов, первый и второй триггеры пуска, дешифратор, с первого по третий элементы И, первый и второй элементы ИЛИ, вспомогательный регистр, одновибратор. Введение в состав известного устройства регистра адреса, вспомогательного регистра , второго и третьего мультиплексоров, 6дновибратора и блока формирования импульсов и ряда новых связей позволяет достичь цели изобретения. 3 ил.

союз соВетских

СОЦИАЛИСТИЧЕСКИХ

РЕСПУВЛИК (я)5 G 06 F 9/22

ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕ

ВЕДОМСТВО СССР (ГОСПАТЕНТ СССР) ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЪСТВУ (21) 4734412/24 (22) 05.09.89 (46) 07.01.93. Бюл. N 1 (71) Научно-исследовательский институт точной технологии (72) А.К,Трещановский (56) Патент США ¹ 44337733118800, 08.02.83.

Д>к.Мик, Дж. Брик. Проектирование микропроцессорных устройств с разрядномодульной организацией.- M.: Мир, 1984, кн,1, с.25 — 28, Авторское свидетельство СССР №. 1151962, кл. G 06 F 9/22, 1983, (54) УСТРОЙСТВО МИКРОПРОГРАММНОГО УПРАВЛЕНИЯ (57) Изобретение относится к вычислительной технике, Целью изобретения является

Устройство относится к вычислительной технике и может быть использовано для управления аппаратурой со сложным алгоритмом работы, в частности, контрольно-измерительным оборудованием. 1

Целью изобретения является сокращение емкости блока памяти микрокоманд.

На фиг.1 приведена блок-схема предлагаемого устройства; на фиг,2 — блок-схема блока управления; на фиг,3 — временная диаграмма работы устройства.

Устройство содержит блок 1 управления, регистр адреса 2, второй мультиплексор 3, первый 4 и второй 5 регистры-счетчики, блок памяти 6 микрокоманд, регистр микрокоманд 7, исполнительное устройство 8, третий мультиплексор 9, первый мультиплексор 10, регистр 11, вход

„„. Ж„„1786486 A l сокращение емкости блока памяти микрокоманд, Устройство микропрограммного управления содержит блок формирования импульсов, регистр адреса, с первого по третий мультиплексоры, блок памяти микрокоманд, регистр микрокоманд, первый и второй регистры-счетчики, генератор тактовых импульсов, первый и второй триггеры пуска, дешифратор, с первого по третий элементы И, первый и второй элементы ИЛИ, всп омогател ьн ый регистр, одно вибратор.

Введение в состав известного устройства регистра адреса, вспомогательного регистра, второго и третьего мультиплексоров, одновибратора и блока формирования импульсов и ряда новых связей позволяет достичь цели изобретения. 3 ил, сброса 12, вход запуска 13 и выход состояния 14.

Блок 1 содержит дешифратор 15, пер-- вый 16 и второй 17 элементы ИЛИ, первый

18, второй 19 и третий 20 элементы И, гене- QQ ратор тактовых импульсов 21, первый 22 и О второй 23 тоиггеры пуска, одновибратор — р формирователь импульсов 24 и блок формирования импульсов 25.

Формирователь импульсов и блок формирователей импульсов представляют собой схемы, вырабатывающие из входных тактовых импульсов сигналы с задержкой и ъ длительностью в соответствии с временной диаграммой работы устройства, и могут быть выполнены, к примеру, на основе одновибраторов.

В частности, каждый из формирователей может быть реализован с помощью микросхемы К155АГЗ, содержа щей два

1786486 одновибратора. При последовательйом включении одновибраторов первый из них обеспечивает формирование задержки относительно входного импульса, а второй элемент формирует длительность выходного импульса, Все остальные блоки устройства могут быть непосредственно реализованы соответствующими цифровыми интегральными микросхемами, Под исполнительным устройством подразумевается некоторое устройство, работающее под микропрограммным управлением и имею@ее; как минимум, перечисленные выше входы и выход, Подобным устройством могут быть различные

АЛУ, операционйые устройства, микропроцессорные секцйи и т.п, При этом управляющие входы служат для задания кода микрокоманды, вход синхронизации — для временной синхронизации работы исполнительного устройства s óaÿçêå с работой устройства в целом, например, для фиксации результата выполнения микрокоманды во внутренних регйстрах, аккумулятора и пр. Выход состояния индицирует результат выполнения микрокоманды.

Устройство работает следующим образом.

Управление работой устройства осуществляется путем подачи сигналов извйе на входы 12, 13 и анализа сигнала на выходе 14 блока управления 1 любым из известных способов, в том числе с помощью ЭВМ при наличии соответствующего контроллера.

Установка устройства в исходное состояние производится подачей импульса на вход 12 блока управления 1. Проходя через элемент

ИЛИ 17 на вход сброса первого триггера 22, сигнал устанавливает йа его выходе уровень логического нуля, который подается на инфбрмационный вход второго триггера 23 и проходит на его выход после поступления на вход синхронизации триггера 23 очередного импульса с выхода генератора 21, что индицйруется на выходе 14 и препятствует прохождению тактовых импульсов с выхода генератора 21 через третий элемент И 20 на вход блока 25. В результате этого устройство находится в исходном (неработающем) состоянии.

Запуск работы устройства осуществляется подачей импульса на вход 13 (вход установки первого триггера 22). При этом первь1й трйггер 22 взводится в единичное состояние, что по аналогии с описанным выше приводит к появлению логической единицы на выходе второго триггера 23.

Сигнал с выхода триггера 23 поступает на выход 14, указывая на работу устройства, и разрешает прохождение тактовых импульсов через третий элемент И 20 на входы блока формирователей импульсов 25, на e$tходах которого начинается генерация и л5 пульсов в соотвегствии с временной

15 нуля, поступающий далее на адресные входы управляющей памяти 6 и на входы пер20

25 кущим кодом на вторых выходах регистра 7, содержимым регистра 2 и состоянием йс45

40 диаграммой фиг.3. !

Кроме того, по фронту сигнала на выХоде триггера 23 первый формирователь 24 обеспечивает появление на третьем 28 выходе блока управления 1 импульса с длительностью, равной такту работы устройства. Поступая на вход разрешения мультиплексора 3, этот импульс запрещает его работу, устанавливая на его выходах код ваго 4 и второго 5 регистров-счетчиков.

Этим обеспечивается принудительная выборка микрокоманды по нулевому адресу в первом такте работы устройства, В каждом следующем такте работы вь1борка кода cheдующей микрокоманды из управляющей йамяти 6 на входы регистра 7 буДет выполняться по адресу, определяемому теполнительного устройства 8, В зависимости от кода на вторых выходах регистра 7 устройство реализует следующие виды управления последовательностью:

0 — безусловный переход к следующей микрокоманде;

1 — безусловный переход по адресу, указанному на первых выходах регистра 7;

2 — переход по адресу регистра 7 при выполнении условия или переход к следующей микрокоманде при невыполнении уСловия, причем условием служит определенное состояние устройства 8;

3 — останов по койцу микропрограммы.

В начале такта работы устройства йроводится дешифрация кода микрокоманды, поступающего со вторых выходов реги тра

7 через первые входы 34 блока 1 на деи ифратор 15. В результате дешифрации микрокоманд 1, 2 или 3 появляется сигнал на одном из соответствующих выходов дефифратора 15.

Рассмотрим выполнение микрокойанды 2. Сигнал с первого выхода блок 25 управляет прохождением сигнала со второго выхода дешифратора 15 через элемент И

18 на второй вход элемент ИЛИ 16 и д лее через выход 26 блока 1 на вход управления мультиплексора 3. При этом, как покафано на фиг.3, в первом полутакте прохождение сигйала разрешено, а во втором — запрещено. Это обеспечивает подачу на вы1оде мультиплексора 3 в первом полутакта ин1786486 формации с выхода регистра 2, хранящего адрес следующей микрокомэнды, а во втором полутакте — информации с первых выходов регистра 7, указывающих адрес перехода. По окончании переходных процессов на выходе мультиплексора 3 происходит запись информации в регистр-счетчик

4 по сигналу с выхода 29 блока 1 и наращивание содержимого регистра-счетчика 4 по сигналу с выхода 30 блока 1. Тем самым в регистре-счетчике 4 устанавливается адрес следующей микрокоманды по отношению к микрокоманде, подлежащей выполнению в следующем такте, для случая последовательной выборки, т.е, при невыполнении условия. Одновременно по адресу, определяемому содержимым регистра 2, из управляющей памяти 6 проводится выборка следующей микрокоманды, код которой записывается в регистр 11 с помощью импульса, поступающего с выхода 33 блока 1 в конце первого полутэкта. Аналогично во втором полутакте в регистре — счетчике 5 устанавливается адрес следующей микрокоманды для случая перехода по условию.

При этом используются импульсы загрузки и наращивания, подаваемые на входы регистра-счетчика 5 соответственно с выходов

31 и 32 блока 1, Адрес выбираемый микрокоманды для случая перехода по условию подается во втором полутакте с первых выходов регистра 7 через мультиплексор 3 на адресные входы управляющей памяти 6.

Таким образом, к концу такта на первых входах мультиплексора 10 с выходов памяти

6 установлен код следующей микрокоманды для случая перехода по условию, а с выходов регистра 11 на вторые входы мультиплексора 10 поступает код микрокоманды для случая невыполнения условия.

В это же время исполнительное устройство 8 проводит выполнение текущей мик. рокоманды в соответствии с состоянием третьих выходов регистра микрокоманд 7. С выхода состояния устройства 8 результат выполнения микрокоманды в конце такта поступает на входы управления мультиплексоров 9 и 10. При наличии логической единицы на выходе состояния устройства 8 (условие выполнено) мультиплексор 9 обеспечивает прохождение íà его выходы информации со второго 5 регистра-счетчика, в результате чего на входы регистра 2 поступает адрес следующей микрокоманды относительно выполняемой в следующем такте микрокоманды для случая выполнения условия в текущем такте. В противном случае на входы регистра 2 поступит информация с выходов первого 4 регистра-счетчика, что соответствует переходу к следующей мик5

15 рокоманде при невыполненном условии.

После установления информации на выхо- дах мультиплексора 9 она может быть записана в регистр 2.

Аналогично описанному сигнал с выхода состояния устройства 8 управляет мультиплексором 10, обеспечивая к концу такта появление на его выходах одного из двух возможных (в зависимости от выполнения условия) кодов следующей микрокоманды.

Импульс, поступающий с выхода 27 блока 1

s конце такта, обеспечивает запись правильной информации в регистры 2 и 7. В следующем такте работы устройство готово выполнять аналогичные действия.

В отличие от микрокоманды 2 при Bbl полнении микрокоманды 0 на выходе 26 блока 1 в течение всего такта поддерживается нулевой уровень, а при выполнении

20 микрокоманды 1 — единичный уровень благодаря наличию единичного сигнала на пер вом выходе дешифратора 15. Тем самым обеспечивается соответственно безусловный переход к следующей микрокоманде и

25 безусловный переход по заданному адресу.

В первом случае мультиплексор 3 обеспечивает прохождение на свои выходй и далее на другие блоки устройства информации с выходов регистра 2, а во втором случае — с

30 первых выходов регистра 7. Поскольку состояния входов мультиплексоров 9 и 10 к концу такта попарно неразличимы, то сигнал на выходе состояния устройства 8 не влияет на работу схемы.

35 Устройство выполняет микрокоманду, хранимую в управляющей памяти 6, пс тактам, каждый из которых выполняется аналогично описанному до поя"влей ия микрокоманды "конец микропрограммы", в

40 результате дешифрации которой сигнал с третьего выхода дешифратора 15 поступает на первый вход элемента И 19, стробируемого импульсом со второго выхода блока 25, и далее через элемент ИЛ И 17 на вход сбро45 са первого 22 триггера. Это приводит к установке логического нуля на выходе второго

23 триггера после прихода на его вход синхронизации очередного импульса с выхода генератора 21, что индицируется на выходе

50 14 устройства и препятствует прохождению тактовых импульсов через первый элемент

И 20 на другие блоки устройства.

Формула изобретения

Устройство микропрограммного управ55 ления, содержащее блок памяти микрокоманд, регистр микрокоманд, первый и второй регистры-счетчики, первый мультиплексор, генератор тактовых импульсов, первый и второй триггеры пуска, дешифратор, с первого по третий элементы И, пер1786486 вый и второй элементы, прич

ы ИЛИ, и ичем выход рым информационным входом первогр блока памяти микрокоманд соединен с пер- мультиплексора, выходы первого и второго вым информационным входом первого регистров-счетчиков соединены соответс ма inoííÉмультиплексора, выход кот р торого соединен с венно с первым и вторым информационн информационным входом регистр м егистра микро- 5 ми входами третьего мультиплексора, выход команд, выход поля перех реходов которого со- которого соединен с информационным вхiиф ато а, с первого по дом регистра адреса, выход которого coåäèединен с входом дешифратора, с и в, г ое итретий выходы которого соединены с пер- нен с вторым информац < выми входами первого элемента ИЛИ пер- второго мультиплексора, выход поля операт в И выход первого 10 ций регистра микрокоманд подключен к уПэлемента с

И оединенс вторымвходомпер- равляющему выходу устройства, вх д

ИЛИ выход второго элемен- . логических условии устроиства под вого элемента, вых д вт

И инен с первым входом второго управляющим входам пер р ного и т етьего элемента ИЛИ, выход которого соединен с мультиплексоров, выход тр т етьего элемента ки в "0" первого триггера 15 И соединен с входом запуска блока форМивходом установки в пе в г вый выхо кото с1го пуска, выход котб рого соединен с информа- рования импульсов, перв д pq

ro элембнционным входом второг го триггера пуска, соединен с вторым входом перво 6г не атора тактовых импульсов сое- та И, второй выход блока формирования имвыход генератор сое инен с входами записи инен с первым входом третьего элемента пульсов со д ! динен с И и с входом синхронизации второго триг- 20 регистров адр с т в а еса и микрокоманд, третий б оса и и ска стройства выход блока формирования импульсов cberepa пуска, входы сброса и пуска устрой соединены соответственно с вторым входом динен с вторым входом вт р второго элемента и с в

ИЛИ и с входом установки и с входом записи первого регистра-счет ив "1" второго триггера пуск, и р пуска о т л и ч а а - ка, с четвертого по седьмой выходы л ка ь сокращения 25 формирования импульсов соединены соотемкости блока памяти микроком н, 0 рокоманд, îíî со- ветственно с входом прибавления един цы егист а еса, вспомогательный первого регистра-счетчика, с входами запиегист, второй и третий мультиплексоры, си и прибавлени д . р и я е ини ы вто ого регистоднавибратор, блок формирования импуль- раа-счетчика и с входом записи сов, причем выход поля адре а а реса регистра 30 вспомогательного регистра, выход второго м сос1ояпервым информа- триггера пуска соединен с выходом сос яционным вход одом второго мультиплексора, ния устройства, с вторым входом т етьего выход которого соединен с ин о с информацион- элемента И и с входом одновибра р, м тобиоными входам первого и второг орого счетчиков и ход которого соединен с входом стро роадресным входом лока блока памяти микроко- 35 вания второго мультиплексора, выход манд, выход которого соедин о соединен с информа- первого элемента ИЛИ соединен с упр ционным входом вспомо т огательного ющим входом второго мультиплексора. регистра, выход которого соединен с вто1786486

178648б

1786486

Ж/х &Е

Ж//& 7

)Ф-микрпколпнба

ЯЯЯ - HenriptdenewnoR ц рдрдщцр

Ры7

Составитель А, Сошкин

Техред M.Ìàðãåíòàë KîPP«оР Т. Вашкович

Редактор

Производственно-издательский комбинат "Патент", r. Ужгород, ул.Гагарина, 101

Заказ 248 Тираж Подписн зе

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

11 3035, Москва, Ж-35, Раушская наб., 4/5

Устройство микропрограммного управления Устройство микропрограммного управления Устройство микропрограммного управления Устройство микропрограммного управления Устройство микропрограммного управления Устройство микропрограммного управления Устройство микропрограммного управления 

 

Похожие патенты:

Изобретение относится к вычислительной технике и может быть использовано для -# построения блоков микропрограммного управления ЭВМ

Изобретение относится к вычислительной технике и может быть использовано для построения блоков микропрограммного управления ЭВМ

Изобретение относится к вычислительной технике и цифровой автоматике и может быть использовано в дискретных системах управления

Изобретение относится к области автоматики и вычислительной техники и может быть использовано при построении микропрограммных устройств управления ЭВМ и вычислительных систем, например специализированных процессоров квазиэлектронных и электронных АТС

Изобретение относится к автоматике и вычислительной технике и может быть использовано в системах автоматического управления технологическими процессами

Изобретение относится к вычислительной технике и автоматике и может быть использовано в качестве устройства управления специализированных вычислительных систем

Изобретение относится к вычислительной технике и может быть использовано в качестве управляющей подсистемы в высокоимпедансных системах контроля и управления сбором и обработкой информации

Изобретение относится к вычислительной технике и может быть использовано при построении устройств управления и управляющих автоматов

Изобретение относится к вычислительной технике, в частности к средствам автоматической проверки цифровых объектов

Изобретение относится к вычислительной технике и может быть использовано в контроллерах и ЭВМ

Изобретение относится к области цифровой вычислительной техники, применяется при построении алгоритмически распределенных устройств (систем) микропрограммного управления вычислительных и управляющих систем высокой производительности

Изобретение относится к автоматике и вычислительной технике

Изобретение относится к автоматике и вычислительной технике

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении алгоритмически распределенных устройств микропрограммного управления вычислительных и управляющих систем высокой производительности, реализующих параллельные алгоритмы обработки информации

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении распределенных систем программного управления, а также подсистем логического управления многоуровневых АСУ

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении систем управления технологическими процессами

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении систем управления технологическими процессами

Изобретение относится к автоматике и цифровой вычислительной технике и может найти применение при построении управляющих и вычислительных систем высокой производительности, а также подсистем логического управления многоуровневых иерархических автоматизированных систем управления

Изобретение относится к автоматике и цифровой вычислительной технике и может быть использовано при построении алгоритмически распределенных устройств микропрограммного управления вычислительных и управляющих систем высокой производительности, проектируемых на базе однотипных БИС (СБИС) и реализующих параллельные алгоритмы обработки информации

Изобретение относится к автоматике и вычислительной технике, предназначено для выполнения требуемых функций программного управления с автоматическим перезапуском при «зависании» прикладной программы и автоматическим переходом в режим сохранения оперативной информации с помощью резервного источника напряжения питания при отключении или аварии основного источника напряжения питания и может быть использовано, например, в качестве ядра микроконтроллерной или микропроцессорной системы (М-системы) обработки информации и управления в реальном времени с поддержкой режима аппаратного сторожевого таймера для перезапуска при «зависании» прикладной программы М-системы, проектируемой с учетом следующих основных принципов [1]: программного управления, магистрального обмена информацией, модульного построения и наращивания вычислительной мощности
Наверх