Устройство для контроля последовательности импульсов

 

Изобретение относится к области автоматики и контрольно-измерительной техники . Целью изобретения является повышение надежности и помехоустойчивости. С этой целью в устройство для Контроля последовательности импульсов, содержащее входную шину 2, два элемента ИЛИ 10,17, элементы И 15, 16, счетный триггер 3, введены блок запоминания 5, первый и второй инверторы 4,14, первый конденсатор 2, а блок запоминания 5 содержит преобразователь 6 длительности импульса в напряжение, преобразователь 7 длительности паузы в напряжение, второй и третий конденсаторы 11, .управляемый одновибратор - формирователь 8 длительности импульса, управляемый одновибратор-формирователь 9 длительности паузы. Цель достигается за счет того, что каждый период (пауза и импульс) контролируемой последовательности сравнивается с предыдущим, вводимым в аналоговый блок запоминания, При этом выход устройства не перекрывается на время паузы, что препятствует прохождению помех, а в случае пропуска импульса пбдаётся импульс с предыдущей длительностью. Поэтому число информационных импульсов на входе и выходе устройства равны друг другу (хотя выходная последовательность и задержана относительно входной на один импульс) как при отсутствии, так и мри наличии сбоев на входе, . ,„, АJ3 СЛ с

COY)3 СОВЕ1СКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (я) Н 03 К 21/40, ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕ

ВЕДОМСТВО СССР (ГОСПАТЕНТ СССР) ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4869980/21 (22) 21.06,90 (46) 30.01,93, Бюл. N 4 (71) Производственное объединение "Монолит" (72) В.К.Семеновский (56) Авторское свидетельство СССР

¹ 1272500, кл. Н 03 К 21/40, 1984, Авторское свидетельство СССР № 1175029, кл. Н 03 К 21/40, 1983, (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ПОСЛЕДОВАТЕЛЬНОСТИ ИМПУЛЬСОВ (57) Изобретение относится к области автоматики и контрольно-измерительной техники. Целью изобретения является повышение надежности и помехоустойчивости. С этой целью в устройство для контроля последовательности импульсов, содержащее входную шину 2, два элемента ИЛИ 10, 17, элементы И

15, 16, счетный триггер 3, введены блок запоминания 5, первый и второй инверторы 4, 14, первый конденсатор 2, а блок запоминания

„„5U„„ 1791957 А1

5 содержит преобразователь 6 длительности импульса в напряжение, преобразователь 7 длительности паузы в напряжение, второй и третий конденсаторы 11, 12, управляемый одновибратор — формирователь 8 длительности импульса, управляемый одновибратор — формирователь 9 длительности паузы. Цель достигается за счет того, что каждый период (пауза и импульс) контролируемой последовательности сравнивается с предыдущим, вводимым в аналоговый блок запоминания. При этом выход устройства не перекрывается на время паузы, что препятствует прохождению помех, а в случае пропуска импульса подается импульс с предыдущей длительностью, Поэтому число информационных импульсов на входе и выходе устройства равны друг другу (хотя выходная последовательность и задержана относительно входной на один импульс) как при отсутствии, так и при наличии сбоев на

1791957

15

25

40

Изобретение относится к цифровой автоматике и контрольно-измерительной технике и предназначено для восстановления информации в случае сбоя (пропуска или п ри счета импульсов посл едовател ь ности).

Известны устройства для контроля последовательности импульсов и исправления сбоев счетчиком импульсов (см, а.с, СССР N. 1347182, N 1345340, ¹ 1307581, М 1307580, № 1907582, N 1298898, ¹ 1298895,.

N 1285591, М1277386, № 1272500, ¹ 1192139, N 1175029, пат, США №,3898444, пат. Японии N 50-26192, Селлерс Ф, "Методы обнаружения ошибок в работе ЭВМ", M., "Мир", 1972, Лосев В,В„Яковлев Д.О, "Исприавление сбоев пересчетных схем", Автоматика и телемеханика", N 5, 1971).

Однако эти устройства сложны (особенно использующие избыточность информации) и потому, в свою очередь. требуют защиты от сбоев. Кроме этого, большинство этих устройств лишь регистрируют сбои, а те из них, которые могут корректировать сбои, сложны (из-за наличия цифрового элемента сравнения или аналогичных устройств). Многие из этих устройств требуют подачи контрольной последовательности импульсов; в которой не должно быть сбоев (пропусков, присчетов}.

Наиболее близким по технической сущности к предлагаемому устройству является устройсгво (2), содержащее счетный триггер, пять элементов И, два элемента ИЛИ, две входные шины, два счетных триггера с установочными входами, элемент задержки и выходную шину, Однако это устройство, требуя наличия двух послеровательностей импульсов (контролируемой и эталонной), не позволяет исправлять сбои контролируемол последовательности.

Целью изобретения является повышение. надежности и помехоустойчивости путем коррекции сбоев (присчетов и недосчетов) контролируемой последовательности без использован|ля эталонной последовательности импульсов.

Сущность изобретения заключается в запоминании паредыдущего периода (длительностей паузы и импульса) и в одном случае его изменения вследствие выпадения или помех в очередном периоде производится коррекция путем повторения предыдущего периода, Для решения этой задачи в устройство для контроля последовательности импульсов, содержащее первый и второй элементы

И, первый и второй элементы ИЛИ, счетный триггер, а также входную и выходную шины, введены блок запоминания. первый и BTQрой инверторы l1 первый конденсатор, причем блок запоминания содержит преобразователь длительности импульса s напря>кение, второй и третий конденсаторы, управляемый одновибратор-формирователь длительности импульса, управляемый одно вибратор-форм и ровател ь дл ител ьности паузы, причем входная шина соединена с первым (управляющим входом и реобразователя длительности импульса в напряжение — непосредственно, а с первым (управляющим) входом преобразователя длительности паузы — через первый инвертор, счетный вход счетного триггера через первый конденсатор подключен к выходной шине, прямой выход счетного триггера подключен ко вторым (сбросовым), а инверсный выход — к третьим (сбросовым) входам преобрaçîâàòåëåé длительностей импульса и паузы в напряжение, выходы которых подключены соответственно к первым (управляющим) входам управляемых одновибраторов-формирователей длительнастей импульса и паузы, второй (пусковой) вход формирователя длительности импульса через второй конденсатор соединен с инверсным выходом формирователя длительности паузы и, параллельно, со вторым входом первого элемента ИЛИ, первый вход которого подключен к выходу формирователя длительности импульса, а выход — ко вторым входам первого и второго элементов И, причем первыл вход первого элемента И— через второй инвертор, а первый вход второго элемента И непосредственно подключены ко входной шине, Bûõîäû первого и второго элементов И подключены соответственно к первому и второму входам второго элемента ИЛИ, выход которого является выходом устройства, выход первого инвертора через третий конденсатор подкл1очен ко второму (пусковому) входу формирователя длительности паузы. Выход первого элемента И может быть использован для подключения счетчика сбоев (пропусков) входной последовательности импульсов.

Предлагаемое устройство позволяет скорректировать сбои (пропуски импульсов или лишние импульсы) контролируемой последовательности, одновременно сигнализируя о наличии этих сбоев появлением импульсов на выходе первого элемента И, По критерию "существенные отличия" следует отметить, что технические решения, содержащий признаки, сходные с заявляемыми, нами не обнаружены.

На черта>ке представлена функциональная схема заявляемого устройства, Устройство для контроля последовательности импульсов содер>кит входную шину 1, первый конденсатор 2. счетный триггер

1791957

U13

0

U18

0

U1

1

Устройство фиг,1 (с учетом примеров реализации фиг.2, 3) работает следующим образом, Контролируемый сигнал ц1 и сигнал 5

U13 с выхода 13 блока 5 подаются на входы элементов устройства. содержащего элементы 14 — 17, на выходе которого — выходной сигнал устройства U18. Таблица истинности указанного устройства есть

3, первый инвертор 4, блок запоминания 5, включающий в себя преобразователь 6 длительности импульса в напряжение, преобразователь 7 длительности паузы в на прияжен ие, уп равляемый одновибратор— формирователь 8 длительности импульса, управляемый одновибратор — формирователь 9 длительности паузы, первый элемент

ИЛИ 10, второй конденсатор 11, третий конденсатор 12, выходную шину 13 блока запоминания, а также выходное устройство, включающее в себя второй инвертор 14, первый и второй элементы И 15, 16, второй элемент ИЛИ 17, выходную шину 18(а также дополнительную выходную шину 19 для подключения счетчика сбоев), Входная шина 1 соединена с первым (управляющим) входом преобразователя 7— через инвертор 4. Счетный вход счетного триггера 3 через первый конденсатор 2 соединен с выходной шиной 18 устройства, прямой выход триггера 3 подключен ко вторым (сбросовым) входам, а инверсный выход — к третьим (сбросовым) входам преобразователей 6 и 7, выходы которых подключены соответственно к первым (управляющим) входам формирователей 8 и 9. Второй (пусковой) вход формирователя 8 через второй конденсатор 11 соединен с инверсным выходом формирователя 9 и, параллельно — со вторым входом первого элемента ИЛИ 10, первый вход которого подключен к выходу формирователя

8, а выход — к выходной шине 13 блока 5 (объединяющего элементы 6 — 13). Второй (пусковой) вход формирователя 9 через конденсатор 12 подключен к выходу первого инвертора 4. Входная шина l подключена также ко входу второго инвертора 14 и, параллельно — к первому входу втрого элемента И 16, первый вход первого элемента И 15 подключен к выходу второго инвертора 14, вторые входы элементов И 15, l6 подключены к выходу 13 блока запоминания 5, выход первого элемента И 15 подключен к первому входу второго элемента И Л И 17 (и, и араллельно — к дополнительной выходной шине

19), второй вход второго элемента ИЛИ 17 подключен к выходу второго элемента И 16, а выход является выходом устройства, то есть выходной сигнал отсутствует (U18=-0), если на входной шине 1 есть помеха (01=-1), но на управляюЩем входе {выходе 13

10 блока 5) — логический "0". Наоборот, выходной сигнал имеется (U18=1), если на входной шине 1 U1=-1 и на управляющем входе U13=1 или только на управляющем входе U13=1 (при сбое — отсутствии очередного импульса

15 последовательности на шине 1), В последнем случае. т.е. при выпадении импульса контролируемой последовательности на входной шине 1, отсутствующий и потому не поступающий на выход 18 импульс контро20 лируемой последовательности подменяется импульсом, поступающим с выхода 13 блока

5 и имеющим дгительность импульса т и паузы t<, как у предыдущего импульса на входной шине 1.

25 Преобразование величины длительности импульса и напряжение и запоминание этого напряжения в течение одного периода контролируемой последовательности выполняется преобразователем 7 по заднему

30 фронту очередного импульса контролируемой последовательности (т,е.,IO переднему фронту этого же импульса после инвертора 4). Запоминание длительности импульса (паузы) в данном случае

35 производится попеременно на конденсаторах (С1) преобразователя 6 (7), в соответствии с.попеременными импульсами сброса. формируемыми конденсаторами (С2) преобразователя 6 (7) из выходных им40 пульсов счетчого триггера 3, управляемого импульсами с выхода 18 устройства через конденсатор 2 (см. фиг,1), Например, для формирователей 6, 7 сигналы на конденсаторах С1, передава45 емые на выход преобразователя через диоды и повторитель, образуют постоянный {по крайней меое в течение одного — двух периодов) сигнал, управляющий, например, длительностью импульса формирователя 9

50 (равной т), снимаемого с инверсного выхода этого формирователя (см. фиг.3) и подаваемого на второй вход первого элемента

ИЛИ 10 и одновременно своим задним фронтом (через второй конденсатор 11)

5 запускающего аналогйчный формирователь импульсов (z>) 8. Необходимость в двух формирователях — 8 для r и 9 для Tn — объясняется необходимостью независимости регулировки величин тя и тв. Уп1791957 равление этими формирователями должно быть непрерывным(онидолжны быть постоянно готовы к работе), для чего, например, в примере реализации преобразователи 6, 7 имеют по два конденсатора С1: пока происходит сброс и нарастание напряжения на одном из них (в течение времени т, тг) постоянный управляющий сигнал поступает на вход формирователя 8 (9) с другого конденсатора, что достигается попеременной подачей сбросовых сигналов с выходов счетного триггера 3.

Таким образом, если после паузы <и произойдет сбой в контролируемой последовательности импульсов, то есть очередной импульс не поступит на входную шину 1, то на выходе 18 он будет подменен импульсом длительности т с выхода 13 устройства 5, Регистрация же сбоев (пропусков импульсов) производится на выходе 19 первого элемента И 12, к которому может быть подключен счетчик сбоев последовательности импульсов, подаваемых на входную шину 1.

Следует подчеркнуть, что устройство задерживает последовательность на один импульс, но не теряет первый импульс, так как первая же длинная пауза будет воспринята .им как пропуск импульса и один импульс будет добавлен в конце последовательнос и. Следует также учесть. что, как видно из цели изобретения, данное устройство, не используя (в целях упрощения и во избежание наложения дополнительных требований к входному сигналу) избыточной информации, не может в точности воспроизвести пропущенный импульс, если о нем заранее ничего не известно. При этом вместо пропущенного импульса можно воспроизвести или "средний" (по длительности) импульс, или повторить предыдущий импульс (что и использовано в данной устройстве). В начальный период (питание включено, сигналов еще нет) устройство можно было бы заблокировать до появления первых сигналов, однако тогда первое же увеличение паузы будет расценено устройством как пропуск импульса, вследствие чего устройство добавит один импульс, который будет лишним.

Предлагаемое устройство выгодно отличается от прототипа и (известных) анало гов тем, что, помимо регистрации сбоев (пропусков импульсов) импульсной последовательности, оно корректирует эту последовательность так, что числс импульсов входной (неиска>кенной) последовательности, несмотря на последующие пропуски и помехи, остается постоянным. Р то же вре5

55 мя устройство не нуждается в применении прямого и обратного кода, достаточно сложных устройств цифрового сравнения и т.д.

Формула изобретения

Устройство для контроля последовательности импульсов, содержащее входную шину, два элемента И.ПИ, при этом входы первого элемента ИЛИ соединены с выходами элементов И, выход — с выходной шиной устройства, а также счетный триггер, отг и ч а ю щ ее с я тем, что, с целью повышения надежности и помехоустойчивости, в него введены блок запоминания, первый и второй инверторы и первый конденсатор, причем блок запоминания содержит преобразователь длительности импульса в напряжение, преобразователь длительности паузы в напряжение, второй и третий конденсаторы, управляемый одновибратор-формирователь длительности импульса, управляемый одновибратор— формирователь длительности паузы, причем входная шина соединена с первым (управляющим) входом преобразователя длительности импульса в напряжение непосредственно, а с первым (управляющим) входом преобразователя длительности паузы в напря>кение — через первый инвертор, счетный вход счетного триггера через первый конденсатор подключен к выходной шине, прямой выход счетного триггера подключен к вторым (сбросовым), а инверсный выход — к третьим (сбросовым) входам преобразователей длительности импульса и паузы в напря>кение, выходы которых подключены соответственно к первым (управляющим) входам уприавляе0 мых одновибраторов-фор .ирователей длительности импульса и паузы, пускогой вход управляемого одновибратора — формирователя длительности импульса через второй конденсатор соединен с выходом управляемого одновибратора-формирователя длительности паузы и с вторым входом второго элемента ИЛИ, пусковой вход управляемого одновибратора-формирователя длительности паузы через третий конденсатор соединен с выходом первого инвертора, а выход управляемого одновибратора — формирователя длительности импульса соединен с первым входом второго элемента ИЛИ. выход которого соединен с первыми входами первого и второго элементов И, вторые входы соответственно через инвертор и непосредственно соединены с входной шиной, выходы первого элемснта И, первого элемента ИЛИ явля отея выходами устроиства.