Многопроцессорная вычислительная система

 

Изобретение относится к вычислительной технике, в частности к системам обработки данных. Цель изобретения - повышение надежности . Поставленная цель достигается тем, что многопроцессорная вычислительная система содержит подсистемы, устройства шинного интерфейса, запоминающие устрой-, ства, контроллеры внешних устройств, внешние устройства, системное устройство управления, адаптер консоли, устройство регистрации , устройство ввода-вывода, устройство управления температурой и электропитанием, модемы, подсистему удаленного ввода-вывода. 1 з п.ф-лы, 3 ил. (Л С

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (я)з 6 06 F 15/16

ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕ

ВЕДОМСТВО СССР (ГОСПАТЕНТ СССР) ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К AATEHTY..1 (21) 4202894/24 (22) 29,05.87 (46) 30,31.93, Бюл. ¹ 4 (32) 30.05.86 (33) US (71) Ханивелл Балл Инк. (US) (72) Джордж Дж,Барлоу, Элмер В.Кэррол, Джеймс В,Кили, Вэллас А.Мартлэнд и Витор

M. îðãàíòè (СН), Артур Питерс и Ричард

С.Зелли (US) (56j Патент США ¹ 4504906, кл.,G 06 F 15/16, 1985,, Патент США ¹ 3993981, кл, G 06 F 15/16, 1976.

Изобретение относится к вычислительно технике, в частности к системам обработки данных.

Цель изобретения — повышение надежности системы, На фиг.1-3 представлена схема вычислительной системы, 1

Многопроцессорная вычислительная система содержит N подсистем 1, устройства 2 шинного интерфейса. запоминающие устройства 3,:"".контроллеры 4 внешних устройств, внешние устройства 5, системное устройство управления 6, адаптер 7 консолй, устройство 8 регистрации, устройство ввода-вывода 9, устроиство 10 управления тейпературой и электропитанием, модемы

11, подсистему 12 удаленного ввода-вывода, общую системную шину 13. Каждая подсИстема 1 содержит центральные процессоры 14 и 15 и устройство памяти. Ж, 1792540 АЗ

2 (54} МНОГОПРОЦЕССОРНАЯ ВЫЧИСЛИТЕЛЬНАЯ СИСТЕМА (57) Изобретение относится к вычислительной технике, в частности к системам обработки данных. Цель изобретения — повышение надежности, Поставленная цель достигается тем, что многопроцессорная вычислительная система содержит подсистемы, устройства шинного интерфейса, запоминающие устрой-, ства, контроллеры внешних устройств, внешние устройства, системное устройство управления, адаптер консоли, устройство регистрации, устройство ввода-вывода, устройство управления температурой и электропитанием, модемы, подсистему удаленного ввода-вывода. 1 з п.ф-лы, 3 ил. (кэш-памяти) 16, Каждое устройство 2 шинного интерфейса содержит входной регистр

17 управления, выходной регистр 18 управления, входной регистр 19 данных, выходной регистр 20 данных, с первого по четвертый шинные. формирователи 21 — 24, с первого по третий гриемники 25-27, выходной счетчик 28 адреса, входной адресный регистр 29, управляющую магистраль 30 общей системной шины, адресную магистраль

31 общей системной шины, информационную магистраль 32 общей системной шины, Системное устройство управления содержит декодер адреса 33, процессорный узел 34, первый и второй блоки 35 и 36 управления периферийными устройствами, блок 37 формирования результатов прохождения тестов, блок 38 передачи, первый и второй приемопередатчики 39 и 40, регистр

41 режимов; первый и второй мультиплексо1792540 ры 42 и 43, блок сравнения 44, таймер 45, адресный регистр 46, блок 47 памяти тестов, блок 48 памяти начальных данных, блок 49 оперативной памяти, блок 50 постоянной памяти команд, блок 51 управления запросами, вход 52 значения температуры, информационный вход-выход 53 (от устройства управления температурой и электропитанием), М ногопроцессорная вычислительная система работает следующим образом.

Каждая из подсистем 1 организована rio одному принципу и содержит центральные процессоры 14 и 15, каждый из которых работает независимо, и кэш-память 16, которая присоединена к системной шине 13.

Подсистемы 1 работают как жестко связанные мультипр6цессоры, поскольку они поддерживаются общей операционной системой

15 и совместно пользуются общей основной па2.0 мятью, Системн6е устройство управления 6 обеспечивает централизованное управление системой, Это централизованное уп25 равление включает в себя инициирование всей системы, централизованное управление операцией "Качественный логический

Тест" (QLT), системную таймерную централизацию и подачу предупредительных сигвнутри прибора на подсистемы, йрисоединенные к системной шине, Управляющие сигналы, поступающие на информационный вход-выход 53 от энергетической системы, инициируют для системного устройства управления состояние энергетического питания системы, Управляющие сигналы от системного устройства управления на устройства управления 10 температурой и электропитанием специфицируют предписанные границы напряжения. Системное устройство управления 6 должно выполнять операцию QLT на предписанных граничных напряжениях для изолирования и идентификации предельных логических элементов

Устройство ввода-вывода 9 позволяет оператору устанавливать связь с системой червз интерфейс дисплейного терминала (DTI) с системным устройством управления 6.

Системное устройство управления 6 прини50 мает информацию от устройства ввода-вывода 9 и помещает ее на системную шину 13 через интерфейс консольного адаптера (CAI) и адаптер консоли 7. Информацию от системы устройство ввода-вывода 9 прини55 мает через системную шину 13, адаптер консоли 7, CAI, системное устройство управления 6 и DTI, Системное устройство управления 6 создает возможность дистанционного технинэпов об источнике питания и температуре 30 ческого обслуживания. Удаленной подси. стемой ввода-вывода 12 может быть управляемый оператором дисплейный терминал или необслуживаемый компьютер, Удаленная подсистема ввода-вывода 12 соединена с системным устройством управления 6 через мОдемы 11:

Дистанционная работа по техническому обслуживанию позволяет удаленной станции устранять программные и операционные сбои, идентифицировать аппаратные сбои, посылать информацию, подобную кускам программного обеспечения, на многопроцессорную вычислительную систему и обеспечивать консультационную помощь при выполнении технического обслуживания непосредственно на станции.

Системное устройство управления 6 обеспечит доступ (запроса) удаленной подсистемы ввода-вывода 12 к многопроцессорной вычислительной системе для централизованного управления только в том случае, если устройство 6 получит правильный пароль, Интерфейс устройства 8 регистрации (А0!) соединяет устройство 8 регистрации с системным устройством управления 6. Устройством 8 регистрации обычно является . принтер, регистрйрующий информацию о состоянии илй создающий прочную копию информации, выводимой на электронно-лучевую трубку(СВТ) устройства 9 ввода-вывода.

Системное устройство управления 6 во время запуска системы должно инициировать качественные логические тесты (QLT) для проверки, что все подсистемы подсоединены к системной шине 13 и работают исправно.

Если тесты будут неуспешными, системное устройство управления 6 сигнализирует устройству 10 управления температурой и электропитанием через PCI, указывая состояние и дополнительно выводя ошибку на устройство ввода-вывода 9, на удаленную подсистему 12 ввода-вывода и на устройство 8 регистрации.

Все подсистемы делают запросы на доступ к системной шине, при этом доступ получает подсистема с наивысшим приоритетом. В силу требования, чтобы системное устройство управления 6 быстро реагировало на определенные системные ситуации в реальном времени, подобные обнаружению прекращения энергетического питания, устройству 6 присвоен наивысший приоритет в доступе к системной шине 13.

Процессорный узел 34 управляет системным устройством управления 6 и системной шиной 13 с помощью стандартных

5 программ, хранящихся в блоке постоянной поминак. щ х устройствах 3. Подсистемы 1 памяти 50.. . получают ф тУп к этим тестовым шаблонам

Как блок 49 ойерастивнгой памяти, так и и тестовый программам программного

: блан 50 постоянной памяти принимают ад- обеспечения с Илью" проверки "того, что ре ные сигналы с АО по А15 от процессорного 5 подсиСтемы 1 работСсМсобны, Блок памяузМа 34 по 16-битовой микропроцессорной ти 47 тестов разгружаетсятнеойасрредственнто адресной шйне через блок 38 передачи. Ин- в выходной регистр данных 20 под управлеформационнйеп сйгналы с DO no D7 пересы- нием узла 34. Когда системное устройство лаЬтся между блоком 49 оперативной управления 6 запрашивает и получает до- паЬяти vi процессорнымг узглцом 34 и от 10 ступксистемнойшине13,информация,храбл каг постоянной памяти 50по8-бйтовой нящаяся в регистре 20, в регистре 18 и в ,: микропроцессорной ийформационной ши-. вйходном счетчике 28 адреса, пересылается не Й приемопередатчик 40..:. . на системную шину 13 через шинные фор, Когда. системное устройство управле- мирователи 23,21 и 24, которые получают ния 6 имеет доступ к системной шине 13, 15 разрешение на работу по сигналу "сейчас тридцать два иснформкационных сйгнала мой информационный"цикл" MYDCNN.

ВЯОТОО-31 могут быть приняты приемника- . TaAMep 45 обеспечивает централиэоми 26 и запомнены во входном информаци- ванное хронировсанносе упрасвление для всех он ом" регистре 19 от информационной подсистем и содержит в себе часы реальномгаФистрали 32 общей шины. Под управлени-" 20 ro времени, стледящий таймер и часы астро-

eM ïðîöåññîðíîão узла 34 эти даййые счи- . номического вренмгтени, а та кже реле тыфаютсся из регистра 19 и запоминаются в временй. некоторой ячейке оперативной памяти 49 Системноеустройсгтвоупкравлениябмопо восемь битов за один раз через мульти- жет работать как в режйме ведущего устрой :

nR)Kcop (MUX) 43, прюиемопередаотчик 39 и 25 ства. так и в режиме ведомого устройства. приемопередатчик 40; Тридцать два адрес- Устройство 6 работает в режиме ведуны гсигналаBSAD00-Зт принимаютсяотад- щего устройстаа, когда оюнo инициирует и ресной магистрали 31 общей шины посйлает команды на другие пЬдсистемы,— приемниками 27 и входным адресным реги- присоединенные к системной шине 13. 13 ! . стром 29 и запоминаются в ячейках в блоке 30 этом режиме устройство 6 инициирует обоперативной йамятй 49 по 8 битов за один щие команды"на системной шийе 13 для раз под управлением процессорйого узла . любой подсистемы и инйциирует специаль. 34, и тридцать два управляющих сигнала ные команды для процессоров 14 и 15. принимаются от системной управляющей : Устройство 6 работает в режиме ведошины 13 приемниками 25 регистром 17 и 35 мого устройства, когда получает неоспоризаПоминаются в ячейках блока оперативной мую команду от любого из процессоров памяти 49 по 8 битов за один раз таким же 14,15 или когда получает предопределенобрззом, что и информационные сигналы ную реакциюотлюбойиздругихподсистем, (дайных), Процессорный узел 34 идентифи- присоединенных к системной шине 13. цирует входные регистры 29,19 и 17 как 40 Устройство 6 работает одновременйо в ячегйки блока 49 и посылает подходящий режймах ведущегоиведомогоустройств во адрес на блок 49 через блок передачи 38.. время операции тестирования "окружаю Процессорный узел 34 ийициирует за- щей среды" системной шины 13, когда уст-

rpjaxy информационных сигналов BSDTOO- ройство 6 посылает данные на системную

31 выходнойрегистрданных20.адресацией 45 шйну 13 в-режиме ведущего устройства и с тветственных ячеек в блоке оперативной принимает те же самые дайные от системпамяти 49 и считыванием данных по 8 битов ной шины 13 в режиме ведомого устройства. за один раз. Выходной счетчик адреса 28.за- Во время операции тестирования "окружагр жается адресными сигналами BSADOO-31 ющей среды" 32 бита данных загружается в процессорным узлом 34, адресующим соот- 50 выходной регистр 20 данйых из блока опеветственные ячейки блока 49 и считывающим ративной памяти 49. Устройство 6 затем поадресные сигналы по 8 битов за один раз. дает самому себе запрос системной шины

Аналогично, регистр управления 18 загружа- 13 без памяти. ется процессорным уэ1ом 34. адресующим Устройство 6 должно опознать этот засо тветсттвенные ячейки блока 49 памяти и 55 проси подсоединиться ксистемной шине13 считывающим управляк>щую информацию по для пересылки содержимого выходного ре8 битов за один раэ, гистра 20 данных на входной регистр дан Блок 47 памяти тестов:;ранит тестовые ных 1.9 через шинный формирователь 23, шаблоны и тестовые программы программ- информационную магистраль 32 системной ного обеспечения, которые записаны. в за- общей шинйиприемник26.блоксравнения

7 " . : 1/92340 8

44 проверяет правильность p860T I путем чальной загрузкй и ячеики зайоминающих сравнения на равенство содержи;мых реги-, устройств 3, в которые записывается прострое 19 и 20. :,, :.:, -.:- грамма начальной загрузки для исполнения, Устройство 6 ге нерируЕт команды для управляющие биты, указывающие разнообдругих подсистем, подсоединенных к сис- 5 разныетеСтовыефункцииQLT,подлежащие темной шине 13; в виде стандартных команд исйолнейию системой, и указывающая, капри низком уровне управляющего шиной кое периферийное устройство хранит про сигнала BSYELO. Устройство 6 генерирует граммное обеспечение по управлению специэльные команды на процессоры 14 и " подсйстемами 1 и ячейки запоминающих ус15 при высоком уровне шинного управляю- 10 тройств 3, в которые это программное обесщего сйгнала BSYELO и низком уровне уп-.. печение Записывается. равляющего сигйала BSMREF, указывая, .что адресные сигналы представляют адрес : Регистр 41 режимов выйолняет следуюканала процессора и функциональный код. щие функции:

Блок 51 управления запросами включа- 15 . 1) определяет для -устройства 6 диагноет в себя три схемы задержки, Если устрой- стическое управление битами приоритетноство 6 а режиме ведущего .устройства сти системной шины 13;, запрашивает доступ к системной шине 13 и 2) управляет нарастающйм (убываютри микросекунды проходят без ответа от щим) счетбм выходного адресного счетчика запрошенной ведомой. подсистемы, то цикл .20 28 адреса, сйстемной шйны 13 прекращается. Если од-..:.: . 3) разрешает блоку сравнения 44 выполна из других подсистем в режиме ведущего нять сравнения данных на информационной устройства запрашивает доступ к систем-. магистрали 32 общей системной шины; ной шине 13 и не.получает ответа за 5 мик -: 4) управляет ответами устройства 6 на росекунд, то цикл системной шины t3 25 команды от йодсистем 1;

tiрвкращается. Если инициирован цикл счи- 5) управляет Специальными операциятывания устройства 6 и ожидаемый ответ- ми Системной.шины13вовремялогического ный цикл системной шины 13 (вторая : тестирования QLT и инициализации при половина цикла шины) не будет принят в включении питания. течение миллисекунды, то работа систем- 30 Регистр 41 режимов становится дейстной шины 13 прекращается;: . ":. . вующим по сигналу ENBL tX, булево выраКогда устройство 6 отвечает на запрос жение которого имеет вид: системной шины 13 в режиме ведомого уст- А8.49.А10.A11,АО.А1,А2.АЗ.А4М1.MREQ. ройства, тО "оно генерирует либо шинные Тактирующие регистр 41 сигналы сйгналы BSACKR для подтверждения этого 35 CKMDBO-2 генерируются в соответствии с запроса;:либо BSNAKR для отказа на этот булевым выражением: запрос. -... -, . Е, tX. A12.WK, А13. (A14,A15).

Устройство 9 ввода-вывода соединено с . (А14.А15; для С КМ 080; А15. А14 для .блоком 35 управления периферийными уст- CKMDB1 и А14.А15 для CKMDB2) ройствами через DTt интерфейс. Блок 35 40 Сигналы интерфейса РС1 устройства 10 управлейия соединен с системной шиной 13 управления температурой и электропитаничерез интерфейс CAt и адаптер 7 консоли, ем принимает устройство 6, Эти сигналы, Эта схема позволяетустройству 6 управлять: означают несколько состояний. коммуникационной связью между консолью . Сигнал "Питание В КЛ /П P E P BAHO" и системой; :: .:.: --::: ..; 45 SYSPWN указывает устройству 6, что переУСтройство 6 управляет Дистанционным менное входное напряжение и выходные лотехнйческим обслуживанием через интер-" гические напряжения находятся в фейс RMO, соединенный с блоком 36 управ- специфицированных пределах. Устройство ления перйферийййми устройствамй. Блок 6 затем начинает операции инициирования

36 также управляет устройством 8 регистра- 50 системы. Если прерывается подача пере. ции Через интерфейс ADI. Устройства 35 и" менного тока, сигнал "Питание BKJl/ÏÐÅ36 управляются адресными сигналами А14 РВАНО переходит на низкий уровень, .иА15,идущимиoTïðîöåññîðíîãîóçëà34è Однако выходное логическое напряжение блока 38 передачи.. - . будет оставаться в специфицированных

Блок 48 памяти начальных данных хра- 55 пределах еще 3 мс, предоставляя системе нит йнформацию, которая включает в себя время на отключение в установленном попароль, т1рбдбтвращающий недоЗволенный рядке, чтобы предотвращалась потеря дандоступ через интерфейс дистайциОнй0го ных. технического обслуживания, идентифици- Сигнал состояния питания PWRYLO укарует устройство, хранящее программу нэ- зывает; что все источники энергетического

1792540

10 питания работают в специфицированных пределах. Сигнал состояния питания своим переходом на низкий уровень указывает на бездействующий источник питания, Устройство 10 может включать в себя поддерживаемый батареей источник питания, чтобы в любое время данные в запоминающих устройствах 3 оставались пригодными. Сигнал пригодности памяти

88UATV, если на низком уровне, означает, что,, несмотря на вспомогательное батарейное питание. напряжение стало низким и чтО информация в запоминающих устройствах 3 может оказаться непригодной, и иницИируется перезагрузка памяти.

Сигнал "замкового ключа" от выключателя на управляющем пульте устройства 10 управления температурой и электропитанием инициирует сигнал запертого пульта, чтобы управлять доступом к функциональности системы, Эти сигналы, принимаемые устройст1 вом 6 от интерфейса РС1, подаются на мультиплексор 42. Процессорный узел 34 принимает эти сигналы через приемопередатчик 39, чтобы предпринять соответствующее действие,, Устройство 6 подает сигнал "Питание включено" BSPWON на системную шину 13, чтобы указать всем подсистемам, подсоединенным к системной шине 13, что питание сортветствует спецификации. Снятие сигна. ла BSPWON дает всем подсистемам 3 мс на

"приведение себя в порядок".

Дополнительно. переход сигнала

SYSRVVN "Питание включено/прервано" на высокий уровень во время "Питание включено" заставляет основной сигнал сброса

BSMCLR по системной шине 13 через шинный формирователь 22 установить в исходное состояние все уместные логические функции.

Устройство 6 посылает несколько сигналов на устройство 10 управления температурой и электропитанием по интерфейсу РС1.

Управляющий сигнал "Высокая граница потенциального выхода" HIMARG и управляющий сигнал "Низкая граница потенциального выхода" LOMARG генерируются узлом 34 во врвмя тестовых операций для вариации вы- ходных границ в пределах z 2;4.

Сигнал BSQLTI системной шины означает, что все другие подсистемы, присоединенные к системной шине 13, подключены правильно, получают питание и успешно завершили все тестовые программы (QLT).

Блок 37 формирования результатов прохождения тестов принимает шинный сигнал

BSQLTI и сигнал дэнн. х, означающий, что устройство 6 правиль о осуществило свое

20 SYSPWN породить сигнал BSPWON cuc25

35 дополнительно опознавать, когда принима40

5

10 логическое тестирование QLT, и генерирует сигнал BSQLTA. ко1орый отсылается на устройство 10 управления температурой и электропитанием и означает, что система полностью проверена. Сигнал BSQLTA имеет истинное значение, когда любое из устройств выполняет программу своего логического тестирования О Т или неуспешно завершился любой QLT, Сигнал

BSQLTA имеет ложное значение, когда тестирование QLT завершилось успехом.

Устройство 6 генерирует сигнал "Высокая температура" TMRYL0, если температура внутри шкафа выше максимальной температуры 38 С. Если температура в шкафу становится ненормально высокой, термодатчик (не показан) размыкается, отключая энергопитание, Это вынуждает сигнал "Питание включено/прер,вано" темной шины 13, указывающий на необходимость в ем подсистемам войти в соответственные последовательности действий, предусмотренных на случай отключения питания, Сигнал "Высокая температура" ТМРУ 0 подается на соответствующий мультиплексор, чтобы он стал доступным для процессорного узла 34, Сигналы от блоков 35 и 36 управления периферийными устройствами также поступают на мультиплексора 42, чтобы предоставить возможность процессорному узлу

34 опрашивать линии передачи данных и ющее устройство (прибор) оказывается готовым к приему данных.

Мультиплексор 42 становится активным по сигналу ENBMUX, который генерируется в соответствии со следующим булевым выражением:

ENBMUX=A8,А9.А10.А11. ENMBOR.М1, MREQ, В КОТОРОМ

ENMB0R = АО.A1,А2.АЗ.А4.

Сигнал MREQ генерируется узлом 34 для указания, что адресная шина не содержит адреса блока 49 оперативной памяти.

Сигнал М1 генерируется узлом 34 для указания, что это не является операцией по считыванию кода операции.

Выходной регистр данных 20, выходной регистр 18 управления и выходной счетчик

28 адреса соединены с системной шиной 13 через инвертирующие шинные формирователи 23,21 и 24 соответственно.

Данные помещаются в зти выходные регистры по байту за один раз. Эти выходные регистры адресуются процессорным узлом

34. Регистр 20 может быть загружен со сто1792540

10RQ. М1 означает, что это не адрес устройства ввода-вывода или цикл считывания кода операции узла 34. Сигнал TODRWT означает пересылку времени дня таймера

45 на системную шину 13 через регистр 20.

Для загрузки регистра 20 сигнал MVDTCK от таймера 45, означающий пересылку времени дня, или сформированный узлом 34 сигнал

ВР2МОТ, генерирует параллельные тактовые сигналы с CKDTBO по CKDTBÇ.

Сигналы на загрузку выходных регистров генерируются путем декодирования соответственных адресных линий и комбинирования их с управляющими сигналами от узла 34, Регистр 20, не включая паритетность, 5 составлен из восьми мультиплексорных регистров 741S298. Регйстр 20 загружается с помощью декодеров адреса 33, как обозйачено следующим булевым вйражением ;

Разрешающий сигнал ENBLOX = 10

M1, MREQ, AO. А1. А2.АЗ. А4. А8. А9. А10. А11.

Приведенные булевы выражения представляют логику работы декодеров адреса.

33. Входными сигналами для декодеров 33 являются адресные сигналы с АО по А15 и 15 сигналы M1, MREQ, IORQ, WR u RD процессорного узла 34.

Декодеры 33 генерируют логическйе управляющие сигналы, которые управляют ло-" гическими элементами системного 20 . устройства 6 управления, Мультиплексорные регистры загружаются по два за один раз (байт за один раз) по тактовым сигналам

CKDTBO, CKDTB1, CKDTB2 и СКРТВЗ.

CKOTBO ENBLOX A12 А13 А14 А15

CKDTB1 = ENBLOX А12 А13 А14 А15

CKDTB2 - ENBL0X А12 А13 А14 A15

CKDTB2 = ENBL0X А12 А13 А14 А1530

Сигнал BPTDOT выбирает выход блока

47 памяти тестов или выход таймеров 45.

Булево выражение для сигнала BPTDOT таково: (А8. А9. А10. А11. А12. A13. IORQ. M1 + 35

+TODRWST).

Сигналы процессорного узла 34 означают следующее. М1 вместе с MREQ означает, что. это не операция по считыванию кода операции MREQ означает, что на адресной 40 шине нет адреса; пригодного для операции считывания или записывания в память.

R5 означает, что узел 34 имеет необхо-.: димость в считывании данных из памяти или некоторого устройства ввода-вывода. . 45

WR указывает, что шина данных узла 34 удерживает данные, пригодные для запоминания в адресуемой ячейке памяти или ячейке ввода-вывода.

Булево выражение для сигнала

B P2MDT таково: (А8. А9, А10. А11. А12. А12. A13. I ORQ.Ù.

Регистр 18 составлен-из двух регистров

74LS273, регистра 74LS174 и регистра

74LS374.

Регистры тактируются соответственно сигналами с CKCMBO по СКСМВЗ, Булевые выражейия таковы:

СКСМВО = ENBLÎX А12. А13. А14. А15

СКСМВ1 = ENBLOX А12. А13. А14. А15.

СКСМВ2 = ENBL0X А12. А13. А14. А15

CKCMBÇ = ENBL0X А12, А13. А14. А15

Сигнал TDSHBD запирает выход регистра 74LS374, тактируемого сигналом

СКСМВО во время пересылки времени дня.

Сигнал CLRFLP системного сброса устанавливает в исходное состояние остальные три регистра.

Регистр 74LS374 хранит значения сиг-: налов . BSYELO, BSBYTE, BSDBPL, BSDBWD, BSSHBC, BSLOCK, BSWRIT u

BSMREF. Во время отсутствия пересылки времени дйя эти шинные сигналы поступают непосредственно на шинный формирователь 21.

Счетчик 28 включает в себя четыре счетчика 74AS869.

Счетчики имеют четыре режима работы: сброс, уменьШение, загрузка и увеличение.

Операция "загрузка счетчика" инициируется сигналом MYADUP, подаваемым на все четыре счетчика, и сигналами со СКАОВО по

CKADB3, каждый из которых подается на соответственный счетчик. Булевыми выражениями являются::

СКАОВО = ENBLOX А12. А13. А14, А15 CKADB1 ENBLOX A12, А13. А14. A15

CKADB2 = ENBL0X А12. А13. А14. А15 . CKADB3 = ЕКВ1 ОХ А12, А13, А14. А15

Сигнал MYADUP запоминается в регистре 41 для обозначения режима .работы

"загрузка" или "увеличение". Во время операции начальной загрузки и логического тестирования счетчики загружаются сначала по одному байту за раз и затем увеличивают (свое содержание) последовательно с адресным регистром 46, считывающим данные иэ блока 47 памяти тестов для пересылки на регистр 20, Тактовйй сигнал МУАОСК подается на тактовый вход-каждого счетчика. Сигнал

MYADCK генерируется по задержанному подтверждающему сигналу BSACKR..

Регистр 19 составлен из четырех регистров 74S374. Регистр 29 составлен из четырех регистров 74LS374 и регистр 17 составлен из двух регистров 74LS374, регистра 74LS374 и регистра 74AS823, Регистр

1 (HZbau

84AS823 принимает восемь сигналов:

8SYELO, BSBYTE, 8SDBPL, BSDBWD, BSSHBC, BSL0CK, BSWRIT и BSMREF, которые устройство 6 выдает на системную шину 13, Все перечисленные выше входные регистры загружаются под управлением тактового сигнала MBIPCK, который генерируется при трех условиях.

1. Блок 51 управления запросами работает в режиме ведомого устройства и принимает подтверждающий команду сигнал

BSACKR или второго полуцикла шины командный сигнал BSSHBC от системной шины 13.

2, Блок 51 обнаруживает истечение интервала в 3 мкс во время теста "окружающей среды".

3, Системное устройство управления 6 подтверждает самого себя во время тестоeuro режима.

С регистра 19 информация поступает на блок сравнения 44 во время режима тестирОвания "окружающей среды". Сигналы данных также поступают на мультиплексор

43 для пересылки на шину данных узла 34 побайтно. Выходы мультиплексора 43 становятся активными по сигналу EHBL2X, булево выражение которых таково;

АО. А1, А2. АЗ. А4. А8. А9. А10. А11. М1, MREQ

Управление мультиплексора 43 выпол. няется сигналами REGSL0, REGSL1 и

REGSL2. Булевы выражения таковы:

ВЕ6$ 0 = (ENBL2 XA12. А13. А14. + A12.

А13. А15+ А12. А14. А15) + ENBL2X. A15)RD

REGSL1 =(ENBL2X(A12. А13, А14. +А12.

А13)+ ENBI2X. A14)RD

REGSL2 = (ENBL2X (А12 + А12, А13) +

+EIIBI.2X. A13)RD.

Четыре регистра, составляющие регистр 29, считываются под управлением сигналов RDD024, RDD025, RDD026 и RDD027, соответственно. Четыре регистра, составляющие регистр 17, считываются под управлением сигналов RDD020, RDD021, RDD022 и

RDD023, соответственно. Сигнал MB IPCK тактирует запись адресных сигналов в регистр 29.

Булево выражение для RDD02X, где Х изменяется от 0 до 7, таково:

ENBL2X. RD. А12 А13. А14, А15, где двоичные

А13, А14. А15 = X.

Процессорный узел 34 заносит адресные байты, байты данных и байты команд в определенные ячейки блока 49 оперативной памяти для дальнейшего использования под управлением программного обеспечения, 20 Ответ на истинное значение сигнала

35 считывания для индикации количества слов данных и формата. в каком их следует ожи50

10

Ниже перечислены управляющие сигналы, используемые в качестве части команд, посылаемых по системной шине 13 устройством 6.

BSYEL0 (желтый). Этот сигнал, когда имеет истинное значение bo время второй половины цикла шины, означает, чтб сопроводительная пересылаемая информация подверглась коррекции. Следовательно, он обозначает мягкий сбой и указывает, что целесообразно предпринять действия по техническому обслуживанию прежде, чем сбой станет жестким. Этот сигнал применяется запоминающими устройствами 3 на ответ "считать" для указания на ошибку, которая была обнаружена и исправлена.

Этот сигнал, когда имеет истинное значение во время запроса нз считйвание памяти, квалифицирует запрос считывания.

8SYEL0 во время запроса считывания зависит от используемой памяти и адреса.

Когда сигнал BSYELO имеет истинное значение во время команды устройства 6 для подсистемы 1, он идентифицирует эту команду как ложный BSMREF, указывая, что адресные линии несут канальный адрес и функциональный код.

BSBYTE (байт), Истинное значение этого сигнала означает, что текущая передача является передачей байтами, а не передача словами.

ВЯОВУЧО (двойное слово). Этот сигнал и BSDBPL применяются во время запросов дать от запоминающего устройства 3. Во время циклов запроса считывания сигнал

BSDBWD указывает, будет или нет одно или два слова данных находиться на системной шине 13. з

При запросах записывания этот сигнал используют совместно с BSAD23, BSBYTE, BSDBPL для идентификации комбинации байтов в 32-битовом операнде, которая должна быть записана в память.

BSDBPL (двойной забор). Этот сигнал применяется совместно с ВЯОВВ/О. Во время циклов ответов на считывание BSDBPL указывает, является ли ответ последним или нет запрошенным элементом данных, BSSHBC (вторая половина шинного цикла). Этот сигнал может либо служить для идентификации второго шинного цикла в качестве ответа на запрос считывания или быть информацией для установки или сброса запрета в сочетании с BSL0CK.

ВЯ ОСК(запрет). Этот сигнал своим истинным значением означает, что этот цикл

1792540

16 ведомому. Когда пересылку Сопровождает 10 ложное значейие этого сигнала, ведущее устройство запрашивает информацию от везначение. этого сигнала означает, что сопро вождающая передайная информация является ошибочной. Этот сигнал применяется 25

30 сигнал имеет смысл лишь во время блокиро- 40 ванных запросов считывания памяти(истинное значение 8SLOCK), При истинном рацию считывания, но в то же самое 45 время допуская другие операции, ассоциированные с этим запросом, к испол- . симости от того, будет ли истинным или 50 ложным значение 8SLKNC и будут выпол55 обусловлен состоянием триггера запрета в запоминающем устройстве 3 для указания, что этот цикл либо тестирует и установит, либо сбросит триггер запрета в сочетании с

BSSHBC для синхронизации системных процессов.

BSWRIT (шинное записывание). Истинное значение этого сигнала означает, что эта посылка идет от ведущего устройства к домого. Информация, когда станет

Доступной, будет отправлена как отдельная посылка.

BSMREF (указатель памяти), Истинное значение этого сигнала означает; что адресные линии несут адрес памяти. Ложное значение этого сигнала означает, что адресные линии содержат канальный номер и функциональный код.

BSREDL (красный левый). Истинное памятью на ответ "считать" для указания, что неисправимая ошибка находится в самом левом возвращенном слове (если возвращено параллельно два слова) или одиночном слове.

BSREDR (красный правый). Истинное значение этого сигнала обозначает, что сопровождающая переданная информация является ошибочной.. Этот сигйал применяется памятью на ответ "считать" для указания, что неисправимая ошибка находится в самом правом возвращеннбм слове (если возвращаются параллельно два слова).

ВЯ КИС(запрет; цикл без памяти). Этот значении он инструктирует память запретить запрошенную фактическую oneнению. Ответ на запрос BSACKR или

BSNAKR будет одним и тем же вне завинены установка, очистка и тестирование триггера запрета в запоминающем устройстве 3. Циклическая работа модуля памяти будет запрещена; второй половины шинного цикла не произойдет, и память не перейдет в состояние "занята".

BSRINT (возобновить прерывание).

Этот сигнал обычно подает подсистема 1 (и

20 в некоторых случаях может быть подан устройством 6), когда оказывается вновь в состоянии принимать прерывания. Если один или более предшествующих запросов на прерывания оказались "неподтвержденными" (NAK); то сами прерывания организуются в очередь (stacked), размещаемую в контроллерах 4 внешних устройств, При обнаружении истинного перехода -сигнала

BSRINT эти контроллеры вновь предпримут попытку послать прерывание на подсистему

1 (что может йовлечь другой ответ NACK).

Принимающие контроллеры 4 обраба.тывают этот сигнал как асинхройный, однако отправитель BSRINT должен быть синхронизирован с циклом системной шины 13, чтобы предотвращалась активизация более одного драйверного источника в каждый данный момент времейи на системной шине 13 в системе.

8 SRINT должен оставаться устойчивым не мене 100 нс; системное поведение предугадать трудно при переходах "неопределенного" (fuggy) заднего фронта BSRINT.

ВЯРЮIОН (питайие шины включено), Этот асинхронный сигнал нормально имеет истинное значение, когда все источники энергетического питания находятся в соот-. ветствии с требованиями и температура внутри шкафа укладывается в приемлемые рабочие границы, Этот сигнал принимает ложное значение, когда происходит сбой управления питанием, перегрузка, перегрев до "красной отметки", и т,п.

Сигнал BSPWON нормально генерируется устройством 6 в соответствии с информацией,. подаваемой устройством 10 управления температуоой и электропитанием, но в некоторых случаях может быть возбужден определенными блоками 36 и 35 для симуляции системного восстановления от

"хозяина" питания. Во время перехода "питание включено" положительно нарастающий фройт BSPWON означает, что мощность питания системы возросла и стала стабильной и предстоит системная инициализация.

После инициализации устойчивая подача питания означает наличие условий стабильной работы системы. При опознании отказа или состояния "питание отключено" сигнал

BSPWON перейдет к "отключено" и все контроллеры 4 внешних устройств должны прекратить любой траффик на шине и выполнить самоинициализацию, чтобы разрешить подсистемам 1 Сохранить системное состояние" и восстановительную информацию в запоминающих устройствах

3 (память не должна разрушаться в условиях

"повторный пуск").

1792540

5

20 вании", Затем блок 51 ожидает один иэ некото30 рого числа ответов от системной шины 13, Возможные ответы таковы;

1. Никакого ответа не получено за 3 микросекунды, 2. Принят ответ "ждать" (BSWAIT).

35 3. Принят ответ "не признан" (BSNAKR).

4. Подтвержден "Заперто; нет циклов" (t KNC), т.е. (BSLKNC) (BSACKR).

5. Подтвержден "записать" (принято

"записать" одно слово: или BSRESQ), т.е.

40 (BSACKR), : 6. Подтвержден "записать" (BSRESQ не принят Двоййое Cnoao), т,е, (BSACKR).

7. Подтвержд ен цикл "считать" (8 SACKR).

45 Блок 51 прекратит этот цикл системной шины 13 и вновь запросит доступ к системной шине 13, если будет принят ответ

BSWAtT или BSNAKR или если его ответ BSAtKR будет принят после запроса "запи50 сать двойное слово".

Блок 51 включает в себя управляющую логику, которая активизируется, когда ожидается вторая половина шинного цикла в ответ на команду "считать", посланную уст55 ройством 6 в запоминающие устройства 3 на подсистему 1 или контроллеры 4, Управляющая логика блока 51 также активизируется, когда шинный цикл содержит шестнадцатиричное число OF в качестве ноПереход BSPWON к значению "ложь". должен предшествовать фактической потере стабилизации постоянного тока минимум на 3,0 мс и память должна входить в защищенное состояние (не принимаются шинные целы) за ийтервал от 2,5 до 3,0 мс спустя момент опознания отказа, чтобы сохрайилась информация о состоянии системы.

B SACKR (АСК), Ведомое устройство сигйэлизирует ведущему, что оно принимает эт посылку путем перевода этого сигнала в исгийное значение. . ВЯМАКР(йАК). Ведомоеустройствосигнэлизирует ведущему, что оно отказывается . от этой посылки путем перевода этого сигнАла к йстинному значению, BSWAIT (WAlT). Ведомое устройство сигнализирует ведущему, что оно временно отказйвается от посылки путем перевода этого сигнала к йстинйому значению.

BSDCNN (цйкл данных). Истинное зна- " чение этого сигнала означает, что некоторое кбнкретное ведущее устройство делает посРлку по системной шине 13 и поместило информацию на системную шину 13 для ис- 2 пользования некоторым конкретным ведомым устройством. Когда этот сигнал имеет ложное значение, системная шина 13 бездействует или находится между шинными циклами, 8SMCLR (общий шинный сброс), Этот асинхронный сигнал нормально имеет ложНое значение и принимает истинное, когда обнаруживается некоторое системное состояние, которое требует, чтобы системная работа была бы полностью исклгочена и что ы "Останов", "Повторный пуск" или "Повторная йэчальная загрузка" были бы выполнены устройством .6. Источники основного сброса нормально происходят из последовательности "питание. включено" и кнопки "Сброс" пульта управления (обе по рождаемые устройством 6).

Когда BSMCLR истинен, все устройства на системной шине 13 инициализируются. К тому же устройства, способные это делать, прогоняют свой QLT. Успешные завершения логических тестов завершаются приемом устройством 6 сигнала BSQLTA.

8SRESQ (квалификатор ответов). Этот сигнал подается совместно с BSACKR для указания запрашивающего шину ведущему устройству, что ведомое устройство признает позывы функциональности и отвечает должным образом.

Три типа запросов могут выбрать следущий ответ: — запросы "считать", которые могут привести к второму полуциклу шины при двойном слове (обозначается BSDBWD истина); — запросы "записать", которые предпринимают попытку записать сигналы данных с ВЯОТ16 по BSDT31 (обозначаются

ВSDBWD — истина), — и запросы "считать", которые пытаются запереть или отпереть память без циклирования ее (обозначаются BSLKNC— истина), Блок 51 управления запросами включает в себя управляющую логику для обеспечения устройства 6 управлением над системной шиной 13 и посылки команд или ответов на команду по системной шине 13 на ведомое устройство.

Поскольку устройство 6 занимает позицию наивысшего приоритета на системной шине 13; то; если устройство 6 запрашивает доступ к системной шине 13, ему предоставляется следующий цикл сразу же после истечения текущего шинного цикла. Блок 51 сгенерирует сигнал MYDCNN, который поступает на шинные формирователи 23,21 и

24, помещая на системную шину 13 данные, адреса и управляющую информацию. Также блок 51 посылает сигнал BCDCNN по системной шине 13, оповещая все подсистемы, что системная шина 13 находится в "пользо1792540

20 системной шине 13 подтверждающим сигналом BSACKR, не подтверждающим сигналом

BSNAKR или проигнорирует эту команду, ес- 25 ный узел 34 по общей линии прерываний, 30 мера канала устройства 6. Вторая половина шинного цикла допускается устройством 6, если нет признаков ошибок и подтверждающий ответ BSACKR послан на системную шину 13 устройством 6 для ведущего устройства, Если допущена вторая половина шинного цикла, то сигналы от регистра режимов управляют увеличением и уменьшением содержимого счетчика 28 в зависимости от количества слов, подлежащих пересылке, которое указывает управляющий сигнал

ВSDBWD.

Устройство 6 акцептирует непредусмотренную команду, если номером канала является шестнадцатиричное число OF, нет ошибок паритетности, нет второй половины шинного цикла (ложный BSSHBC), шинные, адресные сигналы содержат функциональный код и канальный номер(ВЗМВЕЕ ложен) и функциональный код является действенным для устройства 6. Устройство 6 ответит по ли неправильная паритетность или присутствует запрещенный функциональный код.

Блоки.35 и 36 управления периферийными устройствами прерывают процессорУзел 34 отвечает на прерывание посылкой сигналов М1 и IORQ, а также сигналов А14 и

А15. Прерывающий блок 35 или 36 отвечает посылкой статуса по шине данных узла 34, Затем узел 34 переходит к подпрограмме в зависимости от статуса для обработки задания, Типичными функциями, исполняемыми по подпрограммам при ответе на статусные сигналы блоков 35 и 36 управления периферийными устройствами, являются: "передать буфер пуст, "расширить статусное изменение", "прием имеющегося символа" . и "специальное условие приема".

Формула изобретения

1. Многопроцессорная вычислительная система, содержащая N подсистем. подключенных к общей системной шине через устройства шинного интерфейса и содержащих центральные процессор и устройства памяти, отличающаяся тем, что, с целью увеличения надежности, система содержит . системное устройство управления, устройство управления температурой и электропи.танием, адаптер консоли, устройства ввода-вывода и регистрации, подсистема удаленного ввода-вывода и (N+ 1)-е устрой-. ство шинного ичтерфейса. первый инфор10 15

55 мационный вход-выход системного устройства управления подключен к информационному входу-выходу адаптера консоли, второй информационный вход-выход — к соответствующему информационному выходу-входу устройства ввода-вывода, третий информационный вход-выход — к первому информационному входу-выходу устройства регистрации, четвертый информационный вход-выход — к соответствующему информационному входу-выходу удаленной системы ввода-вывода, пятый информационный вход-выход — к выходу-входу устройства управления температурой и электропитанием, выход значения температуры которого подключен к первому информационному входу системного устройства управления, информационные входы-выходы группы адаптера консоли, информационные входы-выходы группы устройства регистрации и информационные входы-выходы (N + 1)-го устройства шинного интерфейса подключены к общей системной шине, с первого по двенадцатый выходы системного устройства управления подключены соответственно к управляющим входам с первого по двенадцатый устройства шинного интерфейса, информационный вход-выход, вход признака результата прохождения теста, восьмой выход, четвертый и пятый информационные входы, седьмой, шестой, пятый и девятый выходы, шестой инфор- мационный вход и вход синхронизации устройства шинного интерфейса подключены соответственно к шестому информационному входу-выходу, к второму информационному входу, к третьему информационному входу, к тринадцатому и четырнадцатому выходам, четвертому-седьмому информационным входам и к пятнадцатому и шестнадцатому выходам системного устройства управления, входы-выходы признака запроса которого через системную шину подключены к одноименным входам-выходам устройств шинного интерфейса с первого по N-e, устройство шинного интерфейса содержит входной и выходной регистры управления, входной и выходной регистры данных, входной адресный регистр, выходной счетчик адреса, с первого по четвертый шинные формирователи, с первого по третий приемники, причем с первого по двенадцатый управляющие входы устройства шинного интерфейса подключены соответственно к первому входу режима, к входу установки, к второму входу режима выходного регистра, к информационному входу второго шинного формирователя, к входу записи-чтения входного регистра управления, к входам записи-чтения и синхронизации выходного,i BsN Г

1792540

22 ямнепвец регистра данных, к входу режима, счетному ному входу декодера адреса, второй выход вхоДу, синхровходу счетчика адреса, к входу — к адресным входам первого и второго блозаписи-чтения входного регистра адреса и к ков управления периферийными устройствходу записи-чтения входного регистра дан- вами, третий выход — к информационному ных, синхровход устройства шинного интер- 5 входу адресного регистра и к адресным вхо- фейса подключен к синхровходам riepeoro, дам блока постоянной памяти команд, блотретьего и четвертого шинных формирова- ка оперативной памяти и блока памяти телкой, информационный вход-выход, первый начальныхдайных,информационный вход-Bbtu второй выходы, первйй информационный ход п(юцессорногоузла подключен к первому вхоД, третий и четвертый выходы, второй — пя- 10 информационному входу- выходу йервого при-" тый информационные входы, пятый — седьмой емопередатчика, к первому информационному выходы образуют вход-выход системной ши- входу-выходу второго приемопередатчика и к ны, Шестой информационный вход, восьмой и первым информационным входэм=выходам . девятый выходы устройства шинного интер- - первого и второго блоков управления-перифефейса подключены соответственно к инфор- 15 рийными устройствами, второй и третий инмационному входу-выходу выходного формационные входы-выходы первого блока регистра управления, к выходам перво- .управления периферийными устоойствами го и второго шинных формирователей, подключены соответственно к первому и вток выходу первого приемника, к выходам рому информационным входам-выходам систретьегои четвертогошинных формирователей, 20 темного устройства управления, третий и к входам второго и третьего приемников, к . четвертый информационные входы-выходы первому и второму информационным вхо- которого подключены соответственно к втодам выходного регистра данных, к первому рому и третьему информационным входами второму выходам входного регистра дан- выходам второго блока управления ных, к первому выходу выхбдного регистра 25 периферийными устройствами, второй инданйых, к информационному входу счетчика формационный вход-выход второго приемоадреса,квыходамвходногорегистрауправ- передатчика подключен к выходу блока лен я и входного регистра адреса, выходы постоянной памяти команд и к информацивыходного регистра управления и первого онным входам-выходам блока оперативной приемника, второй выход выходного регист- З0 памяти и блока памяти начальных данных, ра Данных, выходы второго приемника. вы- выходуправляющих сигналов процессорноходного адресного регистра и третьего .го узла подключен к управляющим входам пр емника подключены соответственно к . декодера адреса, выход прерывания проинформационным входам первого шинного цессорного узла блока обработки подклюформирователя, входйого регистра управле- чейк входам прерывания первого Ргвторого ни4, третьего шинного формирователя, блоковуправления периферийнымиустройвходного регистра данных, четвертого шин- . ствами и к входу прерывания таймера, перного. формирователя и входного регистра вый и второй информационные входы адреса. . системного устройства управления подклю2.Система по п,1, отличающаяся 0 чены соответственно к первому управляютем, что системное устройство управления щему входу первого мультиплексора и к . 40 содержит процессорный узел, блок опера-" -первому информационному входу блока тивной памяти, блок постоянной памяти ко- формирования результатов прохождения манд, таймер и декодер адреса, первый и тестов, четвертый, пятый и шестой информавторой блоки управления периферийными ционные входы системного устройства управустройствами, первый и второй приемопе- ления подключены соответственно к первому

45 редатчики, блок передачи, блок формирова- и второму входам блока сравнения и к инфорния результатов прохождения тестов,: мационному входу второго мультиплексора, регИстр режимов, первый и второй мульти- àxoÀ-выход пеРвого пРиемопередатчика плексоры, блок управления запросами, блок через локальную шину устройства управлесравнения, адресный регистр, блок памяти ния подключен к третьему и седьмому инфор50 тестов, блок памяти начальных данных, при мационным входам системного устройства этом выходы с первого по двенадцатый си- управления, шестому информационному вхостеМного устройства управления подключе- ду.выходу системного устройства управлены к соответству зщим выходам с первого- ния,квторомуинформационномувходублока по двенадцатый первой группы декодера формирования результата прохождения тес55 адреса, выход адреса процессорного узла тов, к входу-выходутаймера, к выходам первого подключен к вход блока передачи, первый и второго мультиплексоров, к информационновыход которого подключен к информацион- му входу-выходу регистра режима, к четыр23: 1792540 24 надцатомуи пятнэдцзтому выходам систем- — проса сйстемного устройства уйравления його устройства управления, выход адрес- подключей. к вх6ду-выходу блока управле ного регйстра riojjaiiiosен к адресному входу ния запросами, выход которого подйночей к блока памяти тестов выход которого соеди- шестнадцатому выаду системного устройстустройствами обьединены и подключены к ::, каразрешейия передачипрбцессорнбгоузла, второмууправляющему входу первого муль- третий управляющий вход первого мульти, т выход системного устройства управления и -: сора, y|1ðýâëÿþùèé вход регистра режима, выход блока формированйя результатов :- второй информационный вход- второго прохождеййя тестов объединены и йодклю-: мультиплексора и управляющий вход аторо-. мультиплексора; вход- выход прйзнака зе. 16 вующим выходам адресного декодера.

f792540

1792540

Составитель В.Смирнов

ТехРед М.МоРгентал КоРРектоР Т Палий

Редактор а Т.Орловская

Производственно-издательский комбинат "Патент", r. Ужгород, ул.Гагарина, 101

Заказ 175 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5