Конвейрный сумматор

 

Изобретение относится к вычислительной технике и может быть использовано в арифметических устройствах высокопроизводительных специализированных процессоров цифровой обработки информации. Цель изобретения - расширение области применения за счет возможности одновременной обработки трех входных операндов и повышение надежности. Конвейерный сумматор содержит входы первого, второго и третьего операндов, тактовую шину, m k- разрядных суммирующих ячеек первого столбца, m(n-1) k-разрядных суммирующих ячеек j-x столбцов, имеющих информационные входы, информационные выходы, тактовые входы, выходы переноса и выходы тактирующие, шину нулевого потенциала, выход суммы и выход переноса, соединены между собой функционально. 3 ил, 1 табл.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (я)$ 6 06 F 7/50

ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕ

ВЕДОМСТВО СССР (ГОСПАТЕНТ СССР) ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4877161/24 (22) 23,10,90 (46) 15.02.93. Бюл. 1ч 6 (72) А. А. Артюшин, В. А, Лапицкий, А. Н, Бондарь, А. Н. Семашко и В. Г. Гриневич (56) Авторское свидетельство СССР

М 1067499, кл. G 06 F 7/50, 1984, Авторское свидетельство СССР

1Ф 1300461, кл. G 06 F 7/50, 1987 (54) КОНВЕЙЕРНЫЙ СУММАТОР (57) Изобретение относится к вычислительной технике и может быть использовано в арифметических устройствах высокопроиз-, водительных специализированных процессоров цифровой обработки информации;

Изобретение относится к области вычислительной техники и может быть использовано в арифметических устройствах высокопроизводительных специализиро..ванных процессоров цифровой обработки информации.

Известно конвейерное устройство для суммирования двоичных чисел, содержащее одноразрядные сумматоры, полусумматоры, элементы И, ИЛИ, регистры, Однако, это устройство имеет большую сложность и низкое быстродействие при сложении трех чисел.

Наиболее близким по технической и функциональной сущности к изобретению является устройство, содержащее входы первого и второго операндов, тактовую шину, (mxn) k-разрядных суммирующих ячеек (n-разрядностьоперандов, m=n/Ê. К-число разрядов в группе), шину нулевого потенциала, выходы результата, входы суммирующих ячеек, выходы переноса суммирующих ячеек, причем перенос в сумматоре распро„„5U„„1795454 А1

Цель изобретения — расширение области применения за счет возможности одновременной обработки трех входных операндов и повышение надежности. Конвейерный сумматор содержит входы первого, второго и третьего операндов, тактовую шину, m kразрядных суммирующих ячеек первого столбца, m(n — 1) k-разрядных суммирующих . ячеек J-x столбцов, имеющих информационные входы, информационные выходы, тактовые входы. выходы переноса и выходы тактирующие, шину нулевого потенциала, выход суммы и выход переноса, соединены между собой функционально. 3 ил, 1 табл, страняется по диагонали, а каждая суммирующая ячейка содержит k-разрядный комбинационный сумматор, триггер и регистр.

Однако, такое устройство имеет ограниченную область применения вследствие одновременной обработки только двух операндов, Цель изобретения — расширение области применения за счет вазможности одновременной обработки трех входных операндов и повышение надежности.

Укаэанная цель достигается тем, что конвейерный сумматор содержит матрицу (mxn) суммирующих ячеек (n-разрядность операндов), причем выходы суммы (Ч)-й суммирующей ячейки(1=1,m. 1=1,п-1) соединен с информационными входами первой группы (i, j+1}-й суммирующей ячейки, выходы суммы суммирующих ячеек последнего столбца соединены с выходами соответствующих разрядов результата сумматора, тактирующие входы суммирующих ячеек первого столбца соединены с тактовой ши1795454 ной сумматора, первые и вторые группы ин- . формационных входов i-й суммирующей ячейки первого столбца соединены с входами i-й группы разрядов(=1, m, m=n/К, К-число разрядов s группе) соответственно первого и второго операндов сумматора, выходы переносов суммирующих ячеек по-. следней строки соединены соответственно с выходами переносов сумматора, выход переноса (1, j)-й суммирующей ячейки соеди- "0 нен с входом переноса. (i+1, j+1)-й суммирующей ячейкиО (1. ))-е суммирующие ячейки содержат элемент НЕ, вход которого соединен с тактирующим входом суммирующей ячейки, а выход элемента НЕ соединен с синхровходами регистра и триггера и с тактирующим выходом 0, j)-й суммирующей ячейки, который соединен с тактирующим входом (i, j+1)-й суммирующей ячейки, выходы внутренних переносов (1, j)-й суммирующей ячейки соединены соответственно с информационными входами второй группы (i, j+1)-й суммирующей ячейки, третьи группы информационных входов i-й суммирующей ячейки первого столбца соединены 25 с i-й группой разрядов третьего операнда сумматора, причем каждая суммирующая ячейка первого столбца содержит К полных одноразрядных сумматоров, первый и второй информационные входы и вход перено- 30 са каждого из которых являются первым, вторым и третьим информационными входами соответствующего разряда суммирующей ячейки первого столбца, выходы суммы и внутренних переносов которой соединены 35 с разрядными выходами регистра, информационные входы которого соединены соответственно с выходами сумм полных одноразрядных сумматоров с первого по Кй и с выходами переносов полных однораз- 40 рядных сумматоров с первого по (K-1)-й, а выход переноса К-ro полного одноразрядного сумматора соединен с информационным входом триггера, выход которого является выходом переноса суммирующей 45 ячейки.

На фиг. 1 представлена структурная схема конвейерного сумматора; на фиг, 2— функциональная схема суммирующей ячейки rIepeoro столбца конвейерного суммато- 50 ра; на фиг. 3 — функциональная схема суммирующей ячейки )-ro столбца ()=2„п) конвейерного сумматора.

Конвейерный сумматор (фиг, 1) содержит входы 1, 2 и 3 первого, второго и треть- 55 его операндов, тактовую шину 4, m

К-разрядных суммирующих ячеек 5 первого столбца (m=n/К, и-разрядность операндов, k-число разрядов в группе), m(n-1) k-разрядных суммирующих ячеек 6 )-х столбцов (j=2,п), имеющих информационные входы 7 и информационные выходы 8, тактирующий вход суммирующей ячейки 9, выходы 10 и 11 соответственно переносов и тактирующий

k-разрядных суммирующих ячеек, шину нулевого потенциала 12, выход суммы 13, выход переноса 14. Суммирующие ячейки первого и )-х столбцов (соответственно фиг.

2 и фиг. 3) содержит к одноразрядных сум- . маторов 151„.15 и к полусумматоров

161...16k соответственно, триггер 17, регистр 18 и элемент НЕ 19.

На входы первой, второй и третьей групп каждой суммирующей ячейки первого столбца подается по k разрядов первого, второго и третьего операндов соответственно. с информационных выходов (l,j)-й суммирующей ячейки сумма и k-1 разрядов переноса поступают на входы суммирующей ячейки данной строки следующего столбца, с выхода 10 (i, ))-й суммирующей ячейки k-й разряд переноса поступает на вход переноса (1+1, j+1)-й суммирующей ячейки.

Устройство работает следующим образам.

В статическом режиме устройство ожидает приема операндов; начальных установок устройство не требует. В динамическом режиме устройство работает следующим образом. В первом такте в суммирующих ячейках первого столбца происходит вычисление частичных сумм и переносов над первой тройкой операндов. Частичное суммы и переносы запоминаются в регистрах и триггерах суммирующих ячеек, Во втором такте в ячейках первого столбца производится обработка второй тройки операндов, а в ячейках второго столбца продолжается обработка первой тройки операндов, Таким образом, выполняется мультиконвейерная обработка массива операндов с диагональным распространением переносов. Обработка первой тройки операндов завершается через К тактов, а последующие результаты появляются на выходе устройства.s следующем такте. При этом тактовые импульсы от столбца к столбцу инвертируются на элементах НЕ суммирующих ячеек.

Тактовый генератор вырабатывает последовательность импульсов типа "Меандр". За счет этого суммирующие ячейки смежных столбцов срабатывают в различные моменты времени, Поясним функционирование предлагаемого устройства на конкретном примере:

А= 2 ап, где ее=О, а1=1. а2=1, а3=1 и =0

1795454 п — Д2 Ьо. где Ьо-1, Ь1=0, Ь2=1, ЬЗ=O

n = — 0

5 о

С = г 2 сп, где со =p. с1 =1, с2 =1, сЗ =1; и =0

Для данного случая имеем n=-4 и К=2. 10

Следовательно, п1=3.

Алгоритм суммирования отображен в таблице.

Числа А, В, С подаются на входы 1, 2, 3 в следующем порядке: 15 — разряды ар, э1, а2 аз на входы 11, !2 ячейки 5» и на входы i1 i2 ячейки 521 сооТветственно; — разряды Ьо, Ь1, Ь2, Ьз на входы 21, 22 ячейки 5» и на входы 21, 22 ячейки 521 соот- 20 ветственно; — разряды со, с1, с2, сз на входы 31, 32 ячейки 5» и на входы 31, 32 ячейки 521 соответственно; — на все входы ячейки 5з1 подают нули. 25

Результат суммирования Y=A+B+C снимается с выходов 8 ячейки 614, выход 8 ячейки 624, выходов 10 ячеек 62з и 624 со старшего разряда по младший (по стрелке в таблице), 30

Таким образом Y=100001, Таким образом, предлагаемое устройство, обрабатывая,а один операнд больше, чем устройство-прототип, имеет более широкую область применения и обладает при 35 этом большей надежностью за счет разнесения времени срабатывания. суммирующих ячеек смежных столбцов.

Формула изобретения

Конвейерный сумматор, содержащий матрицу из (mxn) суммирующих ячеек, где и-разрядность операндов, причем выходы суммы 3, j)-й суммирующей ячейки (1=1, m; 45

k=1, и-1) соединены с информационными входами первой группы (i, j+1)-й суммирующей ячейки; выходы суммы суммирующих ячеек последнего. столбца соединены с BbIходами соответствующих разрядов резуль- 50 тата сумматора, тактирующие входы суммирующих ячеек первого столбца соединены с тактовой шиной сумматора, первые и вторые группы информационных входов

i-й суммирующей ячейки первого столбца соединены с входами 1-й группы разрядов (i = 1, m, m = n/К, К-число разрядов в группе) соответственно первого и второго операндов сумматора, выходы переносов суммирующих ячеек последней строки соединены соответственно с выходами переносов сумматора, выход переноса (1, i)-й суммирующей ячейки соединен с входом переноса (i+1, j+1)-й суммирующей ячейки, о т л и ч а. ю шийся тем, что, с целью расширения области применения за счет возможности одновременной обработки трех операндов и повышения надежности, в (i, j)-ю суммирующую ячейку введен элемент НЕ, вход которого соединен с тактирующим входом суммирующей ячейки, а выход элемента НЕ соединен с синхровходами регистра и триггера и с тактирующим выходом (i, i)-й суммирующей ячейки, который соединен с тактирующим входом (i, j+1)-й суммирующей ячейки, выходы внутренних nepeHocoB(i, j)-й суммирующей ячейки соединены соответственно с информационными входами второй группы (i,j+1)-й суммирующей ячейки, третьи группы информационных входов i-й суммирующей ячейки первого столбца соединены с i-й группой разрядов третьего операнда сумматора. причем каждая суммирующая ячейка первого столбца содержит К полных одноразрядных сумматоров, первый и второй информационные входы и вход переноса каждого из которых являются первым, вторым и третьим информационными входами соответствующего разряда суммирующей ячейки первого столбца, выходы суммы и внутренних переносов которой соединены с разрядными выходами регистра, информационные входы которого соединены соответственно с выходами сумм полных одноразрядных сумматоров с первого по К-й и с выходами переносов полных одноразрядных сумматоров с первого по (К-1)-й, а выход переноса К-го полного одноразрядного сумматора соединен с информационным входом триггера, выход которого является выходом переноса суммирующей ячейки, 1795454

1795454

1795454

Составитель В,Гусев

Техред M.Ìîðãåíòàë

KoPPe mP H,Ñëîáoäÿíèê

Редактор

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина. 101

Заказ 431 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35; Раушская наб., 4/5

Конвейрный сумматор Конвейрный сумматор Конвейрный сумматор Конвейрный сумматор Конвейрный сумматор Конвейрный сумматор 

 

Похожие патенты:

Изобретение относится к вычислительной технике и может быть использовано в устройствах цифровой обработки сигналов

Изобретение относится к автоматике и вычислительной технике

Изобретение относится к области вычислительной техники и может быть использовано для цифровой обработки сигналов

Изобретение относится к области цифровой вычислительной техники и может быть использовано для создания различных узлов и устройств универсальных и специализированных машин

Изобретение относится к области вычислительной техники и может быть применено в высокопроизводительных системах обработки информации

Изобретение относится к области вычислительной техники и может быть использовано, в скалярных и векторных быстродействующих процессорах обработ1/7 ки цифровой информации

Изобретение относится к вычислитель-- ной технике и может быть использовано при проектировании интегральных комбинационных сумматоров и цифровых устройств обработки данных

Изобретение относится к вычислительной технике и предназначено для построе- .ния арифметическо-логических устройств высокопроизводительных ЭВМ и спецпроцессоров

Изобретение относится к автоматике и вычислительной технике и может быть использовано в дискретных автоматах для сложения - вычитания чисел, кодируемых трехуровневыми сигналами по ортогональным составляющим функций Попова

Изобретение относится к цифровой связи, автоматике и вычислительной технике и может быть использовано при реализации параллельных выделителей канальных цифровых сигналов, устройств сигнализации и устройств для подсчета количества единиц в двоичной комбинации

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении универсальных и специализированных управляющих устройств, а также вычислительных устройств

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в дискретных автоматах для сложения-вычитания чисел, кодируемых трехуровневыми сигналами по ортогональным составляющим функций Попова

Изобретение относится к вычислительной технике, в частности к способам суммирования чисел, и может быть использовано при построении арифметических устройств ЭВМ для повышения их быстродействия

Изобретение относится к электронике и предназначено для использования в сумматорах чисел в двоичном представлении

Изобретение относится к вычислительной технике и может быть использовано при проектировании вычислительных узлов в составе специализированных БИС на основе МОП транзисторов

Изобретение относится к электронике и предназначено для использования в сумматорах чисел в двоичном представлении

Изобретение относится к техническим средствам информатики и вычислительной техники и может быть использовано в высокоскоростных арифметико-логических устройствах, в том числе для вычисления быстрого преобразования Фурье и сверток по методу Винограда
Наверх