Аналого-цифровой преобразователь в код системы остаточных классов

 

Изобретение относится к автоматике и вычислительной технике и может быть использовано в составе устройств ввода аналоговой информации в вычислительные; системы, функционирующие в кодах системы остаточных классов. Цель изобретения - повышение надежности. Преобразователь содержит блок вычитания 1, компаратор 2, аналоговый сумматор 3, цифроаналоговые преобразователи 4, счетчики 5, элементы И 6 и 7, формирователь 8 одиночного импульса по числу оснований системы, два инвертора 9 и 10, распределитель импульсов 11, RS-триггер 12, шифраторы 13, сумматоры 14 по модулям, кроме наименьшего,, входную, тактовую и выходные шины. Сущность изобретения заключается в использовании для получения напряжения, равного выходному , вместо аналоговых сложных узлов (блоков вычитания и компараторов) простых цифровых узлов, обладающих более высокой надежностью. 1 ил.. (Л С

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51)э Н 03 M 1/28

ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕ

ВЕДОМСТВО СССР (ГОСПАТЕНТ СССР) ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4927294/24 (22) 11.04.91 (46) 23.02.93. Бюл, ЬЬ 7 (72) С. H. Литвинов, А. А, Иванчиков и В. Н. Колесников (56) Авторское свидетельство СССР

М 1034170, кл. H 03 М 1/28, 1982.

Авторское свидетельство СССР

М 1181140, кл. Н 03 M 1/28, 1983. (54) АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ В КОД СИСТЕМЫ ОСТАТОЧНЫХ

КЛАССОВ (57) Изобретение относится к автоматике и вычислительной технике и может быть использовано в составе устройств ввода аналоговой информации в вычислительные; системы, функционирующие в кодах систеИзобретение относится к вычислительной технике и предназначено для преобразования мгновенного значения напряжения в код системы остаточных классов (СОК) с целью сопряжения различных датчиков с вычислительными устройствами, функционирующими в СОК, а также в аппаратуре цифровой связи при использовании кодов

СОК, Известен аналого-цифровой преобразователь, содержащий два счетчика, группу счетчиков по модулям, два цифроаналоговых преобразователя, шифратор, два компаратора, вычитающее устройство, два триггера управления; два ключа, два элемента задержки и одновибратор, Однако такой преобразователь имеет низкое быстродействие.,, Ы,, 1797158 А1 мы остаточных классов. Цель иэобретения— повышение надежности. Преобразователь содержит блок вычитания 1, компаратор 2, аналоговый сумматор 3, цифроаналоговые преобразователи 4, счетчики 5, элементы И

6 и 7, формирователь 8 одиночного импульса по числу оснований системы, два инвертора 9 и 10, распределитель импульсов 11, RS-триггер 12, шифраторы 13, сумматоры 14 по модулям, кроме наименьшего, входную, тактовую и выходные шины. Сущность изобретения заключается в использовании для получения напряжения, равного выходному, вместо аналоговых сложных узлов (блоков вычитания и компараторов) простых цифровых узлов, обладающих более высокой надежностью. 1 ил.

Наиболее близким по технической сущности к заявляемому является аналого-цифровой преобразователь в код системы остаточных классов, содержащий (и-1) блоков вычитания, где и — число оснований СОК, и компараторов, п цифроаналоговых преобразователей, и инверторов, (и+1) элементов

И, (и-1) шифраторов, (n — 1) сумматоров по модулям, и счетчиков и RS-триггер, S- вход которого соединен с шиной "Запуск" устройства, а выход подключен к первому входу первого элемента И, второй вход которого соединен с тактовой шиной устройства, а выход подключен к объединенным первым входам элементов И с второго по п-й, выходы которых подключены к входам соответствующих счетчиков и соответствующему входу соответствующего шифратора, начиная с второго элемента И, 1797158 ход которого соединен с входом первого RS инвертора, входы цифроаналоговых преоб- ма рааоаателей соединены с выходами Соот- м и к входам предыдущих шифраторов, выходы которых подключены к входам соответствующих сумматоров по модулям, кроме наименьшего, выходы которых являются выходами преобразователя по соответствующим основаниям, при этом первые входы (п-1) компараторов объединены с первыми входами (n — 1) блоков вычитания, соединенные последовательно между собой, причем вйход (n — 1)-ro блока вычитания подключен к первому входу п-го компаратора, вторые входы блоков вычитания подключены к первым выходам соответствующих (n-1) цифроаналоговых преобразователей, а выход и-го цифроаналогового преобразователя подключен к второму входу и-го компаратора, вторые входы остальных компараторов соединены с вторыми выходами соответствующих цифроаналоговых преобразователей, входы которых подключены к выходам соответствующих счетчиков, причем выход компаратора соединен с вторым входом соответствующего элемента И, начиная с второго, и с входом соответствующего инвертора, выход которого подключен к третьему входу последующего элемента И, а выход последнего инвертора подключен к

R-входу RS-триггера, выход и-го счетчика подключен к выходной шине устройства по младшему основанию, входная шина которого подключена к первому входу первого блока вычитания.

Недостатком известного устройства является его низкая надежность, заключающаяся в использовании (и-1) блоков вычитания и и компараторов, которые менее надежны по сравнению с надежностью цифровых устройств. . Цель изобретения — повышение надежности аналого-цифрового преобразователя за счет замены сложных аналоговых узлов блоков вычитания и компараторов более простыми и надежными цифровыми блоками.

Поставленная цель достигается тем, что в аналого-цифровой преобразователь в код системы остаточных классов, содержащий блок вычитания, компаратор, и цифроаналоговых преобразователей по числу оснований системы остаточных классов, и счетчиков., первые и элементов И,(n 1) шифраторов, (и-1) сумматоров по модулям системы остаточных классов, кроме наименьшего, RS-триггер и два инвертора, при этом первый вход блока вычитания является входной шиной преобразователя, а выход подключен к входу компаратора, выветствующих счетчиков, выход каждого элемента И первой группы подключен к первому входу соответствующего счетчика и соответствующему первому входу соответствующего шифратора и с соответствующими входами предыдущих шифраторов, выходы шифраторов соединены с входами соответствующих сумматоров по модулям, кроме наименьшего, выходы которых являются выходными шинами по соответствующим основаниям, выход последнего счетчика соединен с выходной шиной преобразователя по наименьшему основанию, S-вход RS-триггера является входной шиной "Запуск" устройства, а выход второго инвертора подключен к первому входу первого элемента И первой группы, дополнительно введены аналоговый сумматор, распределитель импульсов, формирователь одиночного импульса и вторая группа из и элементов И. первые входы которых объединены и подключены к выходу формирователя одиночного импульса, вторые входы которых объединены с вторыми входами со25 ответствующих счетчиков и подкл очены к соответствующим выходам распределителя импульсов, а выходы. подключены к вторым входам соответствующих шифраторов и к соотвествующим входами предыдущих

3О шифраторов, второй вход первого элемента

И первой группы и первые входы остальных элементов И первой группы объединены и подключены к шине тактовых импульсов преобразователя, вторые входы элементов

35 И первой группы, начиная с второго, подключены к соответствующим выходам распределителя импульсов, вход которого подключен к выходу первого инвертора, а первый выход объединен с входом второго

® инвертора и R-входом RS-триггера, выход которого подключен к третьему входу первого элемента И первой группы, выходы цифроаналоговых преобразователей подключены к входам аналогового сумматора, выход которого соединен с вторым входом блока вычитания, а входы формирователя одиночного импульса подключены к выходам распределителя импульсов, На чертеже приведена структурная схе50 ма предлагаемого преобразователя.

Аналого-цифровой преобразователь в код СОК содержит блок 1 вычитания, компаратор 2, аналоговый сумматор 3, цифроаналоговые преобразователи 4.1-4,и, счетчики

55 5.1 — 5,и, элементы И 6,1 — 6,п и 7.1-7.и формирователь 8 одиночного импульса, инверторы 9. и 10, распределитель 11 импульсов, -триггер 12, шифраторы 13.1-13.и-1, сумторы 14 1-14.и-1 по модулям, кроме наиеньшего, входную шину 15, шину 16

1797158

"Запуск", шину 17 тактовых импульсов, выходные шины 18.1-18.п по соответствующим основаниям, Преобразователь работает следующим образом.

В исходном состоянии счетчики 5, сумматоры 14 по модулям, распределитель импульсов 11 и триггер 12 установлены в нулевые состояния, цифроаналоговые преобразователи (LIAR) 4.1 — 4,п имеют величины шагов квантования, равные

ЦАП 4.1 — Л1 = Л Р1 P2 „. Pn 1, ЦАП 4.2 — Л2 =Л Р1 Р2 ... Pn — 2

ЦАП 4n — K = Л 1.

Компаратор 2 работает по следующему алгоритму: если напряжение на его входе превышает величину Л, то на его выходе имеется сигнал логической "1", в противном случае — сигнал логического "0".

Счетчики 5 реверсивные, импульсы по их первым входам суммируются, а по вторым — вычита|отся.

В начальный момент времени по шине

16 поступает импульс "Пуск", триггер 12 устанавливается в единичное состояние. Тактовые импульсы по шине 17 через элемент

И 6 1 (на его третьем входе по сигналу с инвертора 10 присутствует сигнал логической "1") начинают поступать на вход счетчика 5.1. При поступлении каждого тактового импульса напряжение на выходе

ЦАП 4.1 увеличивается íà А1 и через аналоговый сумматор 3 поступает на вход блока 1 вычитания, на другом входе 15 которого присутствует преобразуемое напряжение

Ч». Когда разность входного напряжения Ч» и напряжения на выходе сумматора 3 превысит порог компаратора 2, он срабатывает и устанавливает распределитель импульсов

11 в первое положение через инвертор 9.

Тем самым через инвертор 10 будет запрещено поступление тактовых импульсов на выход элемента И 6.1 и разрешено на выход элемента И 6,2, одновременно с этим поступит сигнал на вычитающий вход счетчика

5.1. Во время счета счетчика 5.1 на вход шифратора 13.1 поступает ап+1 импульсов.

При этом на выходе шифратора 13.1 каждый раэ ПОяВЛяЕтея КОд (P1 Р2 ... Pn-1)mOdPn.

Например, для СОК с основаниями

Р1=3, Р2=5, Рз=7, Р4=11 поступает код (3 5 7)mod11=6, На эту же величину увеличивается содержимое сумматора по модулю 14.1 и в нем будет записано ((ап+1) Р1 Р2 ... Р -1)modPn. По сигналУ на первом выходе распределителя 11 импульсов появляется сигнал на втором входе счетчика 5.1 и с выхода формирователя 8

50 одиночного импульса черезэлемент И 7.1 на вход шифратора 13,1 появится импульс, по которым из счетчика 5.1 и сумматора 14,1 вычитаЕтСя ЕдИНИца И (Р1 P2 .„.Pn-1)mOdPn соответственно, установив напряжение

На ВЫХОДЕ СуММатОра 3 раВНЫМ ап А1, а в сумматоре по модулю 14.1 величину (an Р1 Р2 ... Рп-1)mod Рп. ЕСли в иСходном состоянии V»< Л1, то в счетчик 5.1 и сумматор 14,1 по модулю будет прибавлена и вычтена единица и (Р1 P2 „, Р -1)modPn соответственно, т.е. ап=0.

Во втором цикле преобразования (если

Ч;ап Й й) на выходе элемента И 6,2 поЯвлЯетсЯ (ап-1+1) импУльсов. ПРи этом на выходах шифратора 13.1 появляется код (Р1 Р2 ... Рп-2)вобР и для приведенного примера (3 5)mod11=4. На выходах шифратора 13.2 появляется код(Р1 Р2 ... Pn-2)modPn-1 для примера (3 5)mod7=1, После срабатывания компаратора 2 из счетчика 5.2 вычитается единица, а из сумматоров 14.1 и 14.2 соответственно (P1 P2 ....Pn-2)modPn и (Р1 Р2 ... Pn-2)п10С1Рп-1

Дальнейшая работа устройства продолжается до тех пор, пока и раз не сработает компаратор 2, и после того, как из счетчика

5.п и сумматоров 14.1 — -14.п-1 будет вычтена единица ТО, на выходе аналогового сумматора 3 напряжение будет равно входному

V», а в сумматорах 14.1 -14,п-1 и счетчике 5,п записан его цифровой эквивалент в коде

СО К.

На этом процесс преобразования напряжения V» в цифровой код СОК заканчиВавтСЯ И КОДЫ ОСтатКОВ а1, а2, ..., йп ПО шинам 18 выводятся из устройства.

Для исключения пропуска срабатывания компаратора 2 B MQMGHT начала счета очередным счетчиком 5 и вычитания единицы из предыдущего на выходах элементов И

6, начиная с второго, могут быть установлены элементы задержки либо в виде четного числа инверторов, либо любого другого типа.

Цифровые части известного устройства и предлагаемого преобразователя (без распределителя импульсов 11, формирователя

8 одиночного импульса и элементов И 7) примерно по сложности равны.

В предлагаемое устройство введены: распределитель 11 импульсов, формирователь 8 одиночного импульса, элементы И 7 и аналоговый сумматор 3 взамен исключенных (n-2) блоков вычитайия и (n — 1) компаратора, имеющих в совокупности меньшую надежность, 1797158

Формула изобретения

Аналого-цифровой преобразователь в код системы остаточных классов, содержащий блок вычитания, первый вход которого является входной шиной преобразователя, а выход подключен к входу компаратора, выход которого соединен со входом первого инвертора, п цифроаналоговых преобразователей, где n — число оснований системы остаточных классов, входы которых соединены с выходами соответствующих счетчиков, первые входы которых соединены с выходами соответствующих элементов И первой группы и объединены с соответствующими первыми входами соответствующих шифраторов и с соответствующими вторыми входами предыдущих шифраторов, выходы всех шифраторов соединены с входами соответствующих сумматоров по модулям оснований, кроме наименьшего, выходы которых являются выходными шинами по соответствующим основаниям, выход последнего счетчика соединен с выходной шиной преобразователя по наименьшему основанию, RS-триггер, S-вход которого является входной шиной "Запуск" устройства, второй инвертор; выход которого подключен к первому входу первого элемента И первой группы, отличающийся тем, что, с целью повышения надежности, в него дополнительно введены аналоговый сумматор, распределитель импульсов, формирователь одиночного импульса и вторая группа элементов И, первые входы которых объединены с вторыми входами соответСтвующих счетчиков и подключены к соответствующим выходам распределителя импульсов, а выходы подключены к соответствующим третьим входам соответствующих шифраторов и соединены с соответствующими входами предыдущих шифраторов, второй вход первого элемента

И объединен с первыми входами остальных элементов И первой группы и является шиной тактовых импульсов преобразователя, вторые входы элементов И первой группы, начиная с второго, подключены к соответствующим выходам распределителя импульсов, вход которого подключен к выходу первого инвертора, а первый выход соединен с входом второго инвертора и R-входом

RS-триггера, выход которого подключен к третьему входу первого элемента И первой группы, выходы цифроаналоговых преобразователей подключены к соответствующим входам аналогового сумматора, выход которого соединен с вторым входом блока вычитания, при этом. вторыЕ входы второй группы элементов И объединены и подключены к выходу формирователя одиночного импульса, входы которого подключены к соответствующим выходам распределителя импульсов.

1797158

Составитель С. Литвинов

Редактор M. Кузнецова Техред М.Моргентал

Корректор С. Патрушева

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101

Заказ 656 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж 35, Раушская наб., 4/5