Патент ссср 189622

 

Оп ИСАНИ Е

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Ссветскиз

Сациалистическиа

Республик

Зависимое от авт. свидетельства №

Заявлено 24.V11.1965 (№ 1017341/26-24) с присоединением заявки №

Приоритет

Кл, 42m, 14

МПК G 061

УДК 681.142.07:53.087.92

Комитет по делам изобретеиий и открытий летень № 24

Научно-исследовательский институт счетного машиностроения

Заявитель

АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ

Известные аналого-цифровые преобразователи, работающие по принципу следящего преобразования или поразрядного кодирования, обладают рядом недостатков. При следящем преобразовании время преобразования зависит от количества разрядов, а при поразрядном кодировании повышаются динамические ошибки.

Предложенный преобразователь, построенный на использовании как поразрядного кодирования, так и следящего преобразования, позволяет сделать характеристики устройства, близкие к оптимальным как по времени, так и по динамической ошибке. Для этого в нем выходы устройства управления соединены с единичными входами триггеров запоминающего регистра реверсивного счетчика через схемы совпадения, вторые входы которых связаны с нулевым выходом дополнительного триггера регистра, единичный выход которого подключен к управляюшим входам схем совпадения, связывающих вход и шины сложения v вычитания реверсивного счетчика с формирователями этих сигналов, а также тем, что выходы схемы управления через собирательную схему связаны с входом реверсивного счетчика, при этом вход схемы управления соединен через собирательную схему с клеммой внешнего запуска и с последним выходом самой схемы управления, для чего второй вход собирательной схемы подключен к этому выходу схемы управления при помощи устройства совпадения, управляющий вход которого через элемент задержки связан с выходом дополнительного триггера регистра.

На чертеже показана схема описываемого преобразователя.

Она содержит схему 1 сравнения сигналов, триггер 2 потенциальный, схему 3 совпадения, 10 схему 4 управления, формирователь 5 сигналов, диодную собирательную схему б, аналого-цифровой преобразователь 7 с поразрядным кодированием, линию задержки 8, цифроаналоговый преобразователь 9, 15 Основу устройства составляет аналого-цифровой преобразователь с поразрядным кодированием, построенный по известной схеме. Он включает в себя цифро-аналоговый преобразователь, схемы сравнения 1, триггерный ре20 гистр 2i „и схему совпадения 84. Управляющие сигналы для преобразователя с поразрядным кодированием формируются схемой 4 управления и поступают через устройство совпадения на единичные входы триггеров

25 2 и на вторые входы схемы совпадения 34.

Операция поразрядного кодирования входного сигнала осуществляется известным способом.

Переход к выполнению операций по схеме

30 следящего преобразования производится после выполнения поразрядного кодирования, для чего триггер-регистр 2т построен по схеме реверсивного счетчика.

Управление шинами сложения (+) и вычитания (†) счетчика производится сигналами, поступающими через схемы совпадения 8> от формирующего устройства 5. На вход устройства б подается усиленный сигнал рассогласования с выхода схемы 1 сравнения. Входные импульсы реверсивного счетчика формируются схемой 4 и через диодную собирательную схему б и схему совпадения 8. поступают на счетный вход триггера младшего разряда 2„.

Процесс преобразования начинается с момента подачи сигнала «Измерение» через схему Gi на вход схемы 4.

Генерируемые схемой управления импульсы последовательно поступают по выходным шинам в преобразователь 7. С приходом последнего импульса (и+1) заканчивается процесс поразрядного кодирования и устанавливается в единичное состояние вспомогательный триггер 2„+ .

Чтобы переключить схему в режим следующего преобразования выходными сигналами триггера 2„ запираются схемы 8 „.- и открываются схемы 8 и 8.-. Входные импульсы, поступающие через схему совпадения 8 на счетный вход триггера 2„, младшего разряда реверсивного счетчика, генерируются схемой управления при повторном ее запуске.

Поворотный запуск схемы у.правления для генерации серии входных импульсов счетчика производится сигналом, поступающим на диодную собирательную схему б> с выхода схемы 8>, которая сразу же после формирования запускающего импульса запирается задержанным линией задержки 8 выходным сигналом триггера 2, . 1(оличество импульсов на входе реверсивного счетчика следящего преобразователя определяется числом входов в схеме б, но не может быть больше величины и, равной числу разрядов в коде выходного числа.

Время преобразования в предлагаемом устройстве определяется суммой ҄— nT, +

-+- т„, 189622

4 где Т, — время исполнения одной операции сравнения, равное интервалу между двумя соседними импульсами схемы управления; и — число тактов поразрядного кодирова5 ния;

nT — — время выполнения поразрядного кодирования;

k — число тактов следящего кодирования;

kT — время выполнения следящего кодиро10 вания.

Предмет изобретения

1. Аналого-цифровой преобразователь, содержащий схему сравнения, цифро-аналоговый преобразователь, триггерный регистр, схемы совпадения, собирательные схемы и

20 устройство управления, отличающийся тем, что, с целью уменьшения динамических погрешностей и последовательного использования операций поразрядного и следящего преобразования, выходы устройства управления

25 соединены с единичными входа ми триггеров запоминающего регистра реверсивного счетчика через схемы совпадения, вторые входы которых связаны с нулевым выходом дополнительного триггера регистра, единичный выЗО ход которого подключен к управляющим входам схем совпадения, связывающих вход и шины сложения и вычитания реверсивного счетчика с формирователями этих сигналов.

2. Устройство по п. 1, отличающееся тем, 35 что, с целью осуществления следящего преобразования после поразрядного кодирования, выходы схемы управления через собирательную схему связаны с входом реверсивного счетчика, при этом вход схемы управления

40 соединен через собирательную схему с клеммой внешнего запуска и с последним выходом самой схемы управления, для чего второй вход собирательной схемы подключен к этому выходу схемы управления при помощи уст45 ройства совпадения, управляющий вход которого через элемент задержки связан с выходом дополнительного триггера регистра.

189622 ймере

Составитель С. Жовинский

Редактор Л. A. Утехина Техред Т. П. Курилко Корректоры; С. М. Белугина и Г. Е. Опарина

Заказ 4148, 14 Тира>к 1075 Формат бум. 60 90 /а Объем 0,24 изд. л. Подписное

ЦНИИПИ Комитета по делам изобретении и открытий прп Совете Министров СССР

Москва, Центр, пр. Серова, д. 4

Т1п|ография, пр. Сапунова, 2