Устройство для демодуляции частотно-манипулированных сигналов
Использование: в технике передачи данных. Сущность изобретения: устройство содержит полосовой фильтр, формирователь импульсов, блок выделения фронтов, счетчик, первый арифметический блок, второй счетчик, тактовый генератор, блок вычисления коэффициентов, четыре компаратора, блок анализа. Устройство обеспечивает возможность вынесения решения о значении каждой принимаемой информационной посылки в процессе демодуляции. 9 ил.
СОЮЗ СОВЕТСКИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИК (я)л Н 04 1 27/14
ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕ
ВЕДОМСТВО СССР (ГОСПАТЕНТ СССР)
ОПИСАНИЕ ИЗОБРЕТЕНИ 00
О
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4919324/09 (22) 28.01.91 (46) 07.03.93, Бюл. ¹ 9 (71) Научно-производственное объединение
"Автоматика" (72) В,В. Валиков (56) Авторское свидетельство СССР N
915273, кл, Н 04 1 27/14, 1980. (54) УСТРОЙCTBО ДЛЯ ДЕМОДУЛЯЦИИ
ЧАСТОТНО-МАНИПУЛИРОВАННЫХ СИГНАЛОВ
Изобретение относится к технике передачи данных и может быть использовано в устройствах преобразования сигналов с частотной модуля цией, Цель изобретения — обеспечение возможности вынесения решения о значении каждой принимаемой информационной посылки в процессе демодуляции частотно-манипулированных сигналов.
На фиг, 1 приведена функциональная схема устройства для демодуляции частотно-манипулированных сигналов; на фиг. 2— вариант конкретного выполнения блока выделения фронтов; на фиг. 3 — блока вычисления коэффициентов; на фиг, 4 — анализатора сигналов; на фиг. 5 — арифметического блока; на фиг, 6 — регистрирующего блока; на фиг. 7 — тактового генератора; на фиг, 8 и 9 — временные диаграммы, поясняющие работу устройства, Устройство для демодуляции частотноманипулированных сигналов содержит по„„Я2„„1800643 А1 (57) Использование: в технике передачи данных. Сущность изобретения: устройство содержит полосовой фильтр, формирователь импульсов, блок выделения фронтов, счетчик, первый арифметический блок, второй счетчик, тактовый генератор, блок вычисления коэффициентов, четыре компаратора, блок анализа. Устройство обеспечивает возможность вынесения решения о значении каждой принимаемой информационной посылки в процессе демодуляции. 9 ил, лосовой фильтр 1, формирователь 2 импульсов, блок 3 выделения фронтов, счетчик 4, блок 5 вычисления коэффициентов, первый и второй арифметические блоки 6 и 7, первый, второй, третий и четвертый компараторы 8-11, анализатор 12 сигналов, счетчик 13, тактовый генератор 14, Блок 3 выделения фронтов может быть выполнен, например, как показано на фиг, 2, и содержит последовательно соединенные триггеры 15.1„...15.4, образующие регистр сдвига, элементы И16, И17, И18, И19, Блок 5 вычисления коэффициентов (см, фиг. 3) содержит два постоянных запоминающих блока ПЗУ20 и ПЗУ21, а также элемент задержки 22.
Анализатор 12 сигналов (см. фиг. 4) содержит два элемента 2И вЂ” ИЛИ 23 и 33, шесть элементов И 26, 29, 31, 35, 36 и 39 и девять элементов ИЛИ 24, 25, 26, 28. 30, 32, 34, 37 и 38.
1800643
Т =К Т1+ К Tz: (1) где К, К вЂ” коэффициенты, учитывающие, какая часть периодов Т> и Tz характеристических частот f1 и fz соответственно приходится на принимаемый период, При этом для коэффициентов К> и К выполняется следующее соотношение: (2) K + Кг = 1
Каждый арифметический блок 6 (7) (см. фиг. 5) содержит мультиплексор 40, сумматор 41, регистр 42 и элемент ИЛИ 43.
Регистрирующий блок 13 (см, фиг. 6) представляет собой регистр сдвига 44, Тактовый генератор 14 (см. фиг. 7) содержит последовательно соединенные опорный генератор 45 и делитель 46, Предлагаемое устройство работает следующим образом.
Частотно-манипулированный сигнал, поступающий из канала связи (фиг, 8,б), проходит через полосовой фильтр 1, преобразуется формирователем импульсов 2 в прямоугольные импульсы, которые поступают на вход блока 3 выделения фронтов.
В момент перехода частотно-манипулированным сигналом через нулевой уровень блок 3 выделения фронтов формирует на своих выходах из импульсов опорной частоты fon, поступающих со второго выхода тактового генератора 14, серии импульсов, показанные на фиг. 8,в, г, д, е. По импульсам, формируемым на втором выходе блока 3 (фиг, 8в), содержимое счетчика 4 поступает в блок 5 вычисления коэффициентов, а по импульсам, формируемым на первом выходе блока 3 (фиг. 8, е), счетчик 4 обнуляется и снова начинает считать импульсы тактовой частоты f>, поступающие с первого выхода тактового генератора 14. Таким образом осуществляется преобразование периодов частотно-манипулированного сигнала в количество импульсов тактовой частоты f>, Для нормальной работы устройства необходимо выполнить соотношение fon fx что позволяет формировать импульсы (фиг, 8, в, r, д, е) в блоке 3 выделения фронтов за один период частоты f>.
В общем случае каждый период принимаемого частотно-манипулированного сигнала Тдр (см. фиг. 9) отождествляют с периодом, в котором происходит смена характеристических частот f< и fz. Тогда, предполагая, что в момент времени t> смены характеристических частот разрыв фазы отсутствует (данное условие обычно выполняется), длительность периода принимаемого сигнала определяется следующим соотношением: (5) (7) Аналогичные соотношения (1) и (2) справедливы для полупериодов частотно-манипулированного сигнала.
Предварительно решив совместно урав5 нения(1) и(2), находятдля каждого значения принимаемого периода Т р значения коэффициентов К и К по формулам (3) и (4): (3)
Kz= 1 К1 °
При условии, что Т1 > Tz, коэффициенты
К1 и Kz принимают следующие значения:
1) К1 = 1, Kz = 0 IlpM Tnp = T1, 2) K1=0, K2=1 при Тпр=Tz, 15 3) О< К1<1 при Tz<Тпр<Т1;
4) 0 < К < 1 при Т < Трр < Т);
5) K1= Kz=0 при Тпр >T1илиТпр Выражая значения периодов Т, Т, Тлр через количество импульсов N тактовой частоты f>, поступающих на счетчик 4, и подставляя их в формулу (3), получим окончательное выражение для нахождения коэффициентов К и Kz: N1, 25 т Т2 = 2 . (6) fg Мп Тпр = 30 лр 2, (8) Nl — Nz (9) где N ), Йг, Nnp — количество импульсов частоты f> тактового генератора, приходящихся соответственно на период Т>, Тг, Т р. Вычисленные ho формулам (8) и (9) значения коэффициентов К и Kz записаны со40 ответственно в первое и второе ПЗУ 20, 21 блока 5 вычисления коэффициентов (фиг, 3). При поступлении импульса со второго выхода блока 3 выделения фронтов (фиг. 8, в) на блок 5 вычисления коэффициентов значения коэффициентов К> и Kz, записанные по адресу Nnp, соответствующему длительности принимаемого периода Тл, в первом и втором ПЗУ 20, 21 считываются (фиг. 8, ж, 8, и) и поступают соответственно на первый и второй арифметические блоки 6 и 7, куда поступает также импульс (фиг. 8„в), задержанный элементом задержки 2. На фиг, 8 эта задержка не отражена из-за ее малой величины. В первом и втором арифметических блоках 6 и 7 значения коэффициентов К и Kz через мультиплексор 40 поступают на вход накапливающего сумматора, образованного сумматором 41 и регистром 42. Одновременно по задержанному импульсу (фиг, 8,в), 1800643 поступающему через элемент ИЛИ 43 на тактовый вход регистра 42, осуществляется суммирование текущих значений коэффициентов К1 и Кг с предыдущими значениями коэффициентов К> и Кг. На фиг. 8,к показано, . 5 как происходит изменение величины суммы коэффициентов К1 и К соответственно, После суммирования полученные суммы коэффициентов К и Kz сравниваются с пороговыми значениями коэффициентов 10 компараторами 8 — 11. При этом компараторы 8 и 9 сравнивают сумму коэффициентов К1 соответственно с значением нижнего порога К1 и значением верхнего порога К», а компараторы 10 и 11 сравнивают сумму ко- 15 эффициентов К соответственно с значениями нижнего порога К и значениями верхнего порога Кгв. Значения верхних порогов К» и Kz> определяются соотношениями (10) и (11): 20 (10) (11) где  — скорость манипуляции, бит/с, 25 Значения нижних порогов К устанавливаются эмпирически в зависимости от предпрлагаемого состояния канала связи и составляют (0,9-0,95) значений верхних порогов К . 30 Выходные сигналы компараторов 8 — 11 поступают на соответствующие входы анализатора 12 сигналов, который в момент поступления стробирующих импульсов (фиг, 8, д, г) соответственно с третьего и 35 четвертого выходов блока 3 выделения фронтов проверяет условия сравнения компараторами 8 — 11 и выдает соответствующие сигналы на информационный и тактовый выходы и на выходы с первого по 40 шестой, Если после очередного суммирования сумма коэффициентов К< удовлетворяет условию Х K1 К», то из суммы коэффициентов К1 вычитают значения К», а сумму 45 коэффициентов Кг корректируют до текущеfo значения К2 При этом на третьем или четвертом входе анализатора 12 сигналов появляется сигнал высокого уровня, который через второй элемент ИЛИ 25 поступа- 50 ет на третий выход анализатора 12, на первый вход первого элемента И 26, а через первый элемент ИЛИ 24 — на информационный выход анализатора 12 сигналов (фиг. 8, н) и первый вход третьего элемента И 31. 55 Импульс(фиг, 8, I), поступающий на второй стробирующий вход анализатора 12 сигналов, проходит через третий элемент И 31, шестой элемент ИЛИ 32 на тактовый выход анализатора 12 (фиг, 8, м) и записывает в первый каскад регистра сдвига 44 логическую "1" (фиг, 8, и). Одновременно импульс (фиг. 8, r) поступает через восьмой элемент ИЛИ 37 на шестой выход анализатора 12 и устанавливает регистр 42 второго арифметического блока 7 в нулевое состояние, Импульс (фиг. 8, д), поступающий на первый стробирующий вход анализатора 12 сигналов, проходит через первый элемент И 26, третий и четвертый элементы ИЛИ 27, 28 и поступает на второй и пятый выходы анализатора 12. Это приводит к тому, что в первом арифметическом блоке 6 из накопленной суммы коэффициентов К вычитается значение К», так как сигнал высокого уровня, поступающий на пятый вход первого арифметического блока 6, переключает мультиплексор 40 и на его выход поступает число (-K»), а по импульсу (фиг. 8, д) осуществляется вычитание из суммы коэффициентов К значения К». Одновременно по импульсу (фиг, 8, д) осуществляется запись в регистр 42 второго арифметического блока 7 текущего значения К . На фиг. 8, к, л показаны изменения суммы коэффициентов К> и К2 соответственно. Если после очередного суммирования сумма коэффициентов К удовлетворяет условию К1н S Х K> < К» то суММу коэффици ентов К уменьшают до нуля, а сумму коэффициентов Кг корректируют до текущего значения Kz, При этом на первом или втором входе анализатора 12 сигналов появляется сигнал высокого уровня, прохождение которого на выход первого элемента 2И вЂ” ИЛИ 23 разрешает сигнал высокого уровня, поступающий с пятого входа анализатора 12 сигналов. Сигнал высокого уровня с выхода первого элемента 2И вЂ” ИЛИ 23 поступает на первый вход второго элемента И 29 и через первый элемент ИЛИ 24 — на первый вход третьего элемента И 31 и информационный выход блока 12 анализа (фиг. 8, н). Импульс (фиг, 8, г), поступающий на второй стробирующий вход блока 12 анализа, проходит через третий элемент И 31, шестой элемент ИЛИ 32, на тактовый выход анализатора 12 (фиг. 8, м) и записывает в каскад регистра сдвига 44 логическую "1" (фиг. 8, п), Одновременно импульс (фиг, 8, г) поступает через восьмой элемент ИЛИ 37 на шестой выход анализатора 12 и устанавливает регистр 42 второго арифметического блока 7 в нулевое состояние. Импульс (фиг, 8, д), поступающий на первый стробирующий вход анализатора 1800643 55 12, проходит через второй элемент И 29, пятый элемент ИЛИ 30 на первый выход блока 12 анализа, а с выхода второго элемента И 29 через четвертый элемент ИЛИ 28 — на пятый выход анализатора 12. Это приводит к тому, что в первом арифметическом блоке 6 регистр 42 устанавливается в нулевое состояние (сумма коэффициентов К> уменьшается до нуля), а во втором арифметическом блоке 7 осуществляется запись в регистр 42 текущего значения К . Если после очередного суммирования сумма коэффициентов К> удовлетворяет условию Х К1 < К1н, то суммы коэффициентов К> и Kz не изменяют, так как на всех входах анализатора 12 сигналов присутствуют сигналы низкого уровня. Поэтому импульс(фиг. 8, г) не проходит на тактовый выход анализатора 12 сигналов, т. е, отсутствует импульс (фиг. 8, м). Если после очередного суммирования сумма коэффициентов К2 удовлетворяет условию Х К К, то из суммы коэффициентов Kg вычитают значение К2е, а сумму коэффициентов К корректируют до текущего значения К, При этом на шестом или седьмом входе анализатора 12 появляется сигнал высокого уровня, который через девятый элемент ИЛИ 38 поступает на четвертый выход анализатора 12, на первый вход шестого элемента И 39 и через седьмой элемент ИЛИ 34 на первый вход четвертого элемента И 35, Импульс (фиг.8,г), поступающий на второй стробирующий вход анализатора 12 сигналов, проходит через четвертый элемент И 35, шестой элемент ИЛИ 32 и поступает на тактовый выход анализатора 12 (фиг. 8, м) и записывает в регистр сдвига 44 логический "0". Одновременно импульс (фиг. 8, г) поступает через пятый элемент ИЛИ 30 на первый выход анализатора 12 сигналов и устанавливает регистр 42 первого арифметического блока 6 в нулевое состояние. Импульс (фиг. 8, д), поступающий на первый стробирующий вход анализатора 12, проходит через шестой элемент И 39, третий и четвертый элементы ИЛИ 27, 28 на второй и пятый выходы анализатора 12, При этом во втором арифметическом блоке 7 из накопленной суммы коэффициентов Kz вычитается значение К, т, к, сигнал высокого уровня, поступающий на пятый вход второго арифметического блока 7, переключает мультиплексор 40 и на его выход поступает число (-Kz ), а по импульсу (фиг. 8, д) осуществляется вычитание из суммы коэффициентов К значения K2s Одновременно по импульсу (фиг, 8д) осуществляется запись в 40 регистр 42 первого арифметического блока 6 текущего значения К>, Если после очередного суммирования сумма коэффициентов Кр удовлетворяет условию К2н Z К2 < К2в то сумму коэффици ентов Кг уменьшают до нуля, а сумму коэффициентов К1 корректируют до текущего значения К . При этом на девятом или десятом входе анализатора 12 появляется сигнал высокого уровня, прохождение которого на выход второго элемента 2И-ИЛИ 33 разрешает сигнал высокого уровня, поступающий с восьмого входа анализатора 12, Сигнал высокого уровня с выхода второго элемента 2И вЂ” ИЛИ 33 поступает на первый вход пятого элемента И 36 и через седьмой элемент ИЛИ 34 — на первый вход четвертого элемента И 35, Импульс (фиг. 8, г), поступающий на второй стробирующий вход анализатора 12 сигналов, проходит через четвертый элемент И 35, шестой элемент ИЛИ 32 на тактовый выход анализатора 12 (фиг, 8,м) и записывает в каскад регистра сдвига 44 логический "0"(фиг. 8, п), Одновременно импульс (фиг. 8, г) поступает через пятый элемент ИЛИ 30 на первый выход анализатора 12 и устанавливает регистр 42 первого арифметического блока 6 в нулевое состояние, Импульс (фиг. 8, д), поступающий на первый стробирующий вход анализатора 12 сигналов, проходит через пятый элемент И 36, восьмой элемент ИЛИ 37 и поступает на шестой выход анализатора, а с выхода пятого элемента И 36 через третий элемент ИЛИ 27 — на второй выход анализатора 12. При этом во втором арифметическом блоке 7 регистра 42 устанавливается в нулевое состояние (сумма коэффициентов Кг уменьшается до нуля), а в первом арифметическом блоке 6 осуществляется запись в регистр 42 текущего значения К . Если после очередного суммирования сумма коэффициентов Кг удовлетворяет условию Х Кг < Кгн, то суммы коэффициентов К и Кг не изменяются. После проверки условий на первый вход счетчика 4 поступает импульс (фиг. 8, е), который устанавливает его в нулевое состояние, после чего счетчик 4 вновь считает импульсы тактового генератора 14, измеряя длительность следующего периода частотно-манипулированного сигнала и описанный выше процесс повторяется, Таким образом, предлагаемое техническое решение позволяет устройству для демодуляции частотно-манипулированных сигналов выносить решение о значении 1800643 10 каждой принимаемой информационной посылки в процессе демодуляции частотноманипулированных сигналов, а получение импульсов в момент вынесения решения о каждой принимаемой посылке позволяет исключить устройства синхронизации в системе связи, в которой используется предлагаемое устройство, что упрощает систему в целом. Кроме того, в отличие от устройствапрототипа, предлагаемое устройство исключает возможность уменьшения реальной скорости передачи данных, так как нет необходимости ввода в синхронизм устройств синхронизации при вхождении в связь, Формула изобретения 1. Устройство для демодуляции частотно-манипулированных сигналов, содержащее последовательно соединенные полосовой фильтр, вход которого является.5 20 входом устройства, формирователь импульсов, блок выделения фронтов, к тактовому входу которого подключен один выход тактового генератора, и счетчик, к тактовому входу которого подключен другой выход 25 тактового генератора, а также первый арифметический блок и регистрирующий блок, выходы которого являются выходами устройства, о т л и ч а ю щ е е с я тем, что, с целью обеспечения возможности вынесе- 30 ния решения о значении каждой информационной посылки, введены анализатор сигналов, второй арифметический блок, четыре компаратора и блок вычисления коэффициентов, входы и выходы которого 35 соединены соответственно с вторым выходом блока выделения фронтов и выходами счетчика и с информационными входами первого и второго арифметических блоков, к управляющим входам которых подключе- 40 ны одни выходы анализатора сигналов, информационные и управляющие входы и другие выходы которого соединены соответственно с выходами компараторов, с третьим и четвертым выходами блока выделения 45 фронтов и с входами регистрирующего блока, при этом выходы первого и второго арифметических блоков подключены соответственно к информационным входам первого и второго и третьего и четвертого 50 компараторов, пороговые входы которых и пороговые входы арифметических блоков являются пороговыми входами устройства, 2. Устройство по п. 1, о т л и ч а ю щ е ес я тем, что блок вычисления коэффициентов 55 содержиг два постоянных запоминающих блока и элемент задержки, вход которого и одни входы постоянных запоминающих блоков являю ся входами блока вычисления коэффициентов, выходами которого являются выходы постоянных запоминающих блоков и выход элемента задержки, вход которого объединен с другими входами постоянных запоминающих блоков. 3, Устройство по и, 1, о т л и ч а ю щ е ес я тем, что, каждый арифметический блок содержит элемент ИЛИ и последовательно соединенные мультиплексор, сумматор и регистр, второй вход и выходы которого соединены соответственно с выходом элемента ИЛИ и с вторыми входами сумматора, которые являются выходами арифметического блока, информационными и управляющими входами которого являются соответственно одни входы мультиплексора и первый вход элемента ИЛИ и третий вход регистра, второй вход элемента ИЛИ и другой вход мультиплексора, пороговый вход которого является пороговым входом арифметического блока. 4. Устройство по и. 1, о т л и ч а ю щ е ес я тем, что анализатор сигналов содержит два элемента 2И вЂ” ИЛИ, шесть элементов И и девять элементов ИЛИ, при этом выход первого элемента 2И вЂ” ИЛИ подключен к первому входу первого элемента ИЛИ, второй вход которого соединен с выходом второго элемента ИЛИ и с первым входом второго элемента И, и к первому входу второго элемента И, второй вход и выход которого соединены соответственно с вторым входом первого элемента И, выход которого подключен к первому входу третьего элемента ИЛИ, и первым входом пятого элемента ИЛИ, второй вход которого соединен с выходом четвертого элемента И, который подключен к второму входу шестого элемента ИЛИ, первый вход которого соединен с выходом третьего элемента И, к первому входу которого подключен выход первого элемента ИЛИ, и с первым входом восьмого элемента ИЛИ, второй вход которого соединен с третьим входом третьего элемента ИЛИ, второй вход которого подключен к третьему входу четвертого элемента ИЛИ, и с выходом пятого элемента И, первый вход которого соединен с вторым входом второго элемента И и с вторым входом шестого элемента И, первый вход и выход которого соединены соответственно с выходом девятого элемента ИЛИ, который подключен к первому входу седьмого элемента ИЛИ, и с третьим входом четвертого элемента ИЛИ, второй и первый входы которого соединены соответственно с выходами второго и первого элементов И, причем выход второго элемента 2И вЂ” ИЛИ подключен к второму входу пятого элемента И и к второму входу седьмого элемента ИЛИ, выход которого подключен к второму входу четвертого 12 1800643 11 элемента И, первый вход которого соединен с вторым входом третьего элемента И, выходы второго, третьего, четвертого, пятого, восьмого и девятого элементов ИЛИ являются одними выходами анализатора сигналов, другими выходами и информационными и управляющими входами которого являются соответственно выходы первого и шестого элементов ИЛИ, входы первого и второго элементов 2И вЂ” ИЛИ и входы второго и девя5 того элементов ИЛИ и второй и первый входы шестого и четвертого элементов И. 1800643 ол олока 3 ом олока 4 фон. 5 оог ЬИ b /13 Рло а 9 с Злою С Ф 1лосу 7 Опав ЬОкг 1800643 1800643 1800643 1 напр 40 50 Составитель В.Валиков Техред М.Моргентал Корректор А,Обручар Редактор Т.Федотов Производственно-издательский комбинат "Патент", г, Ужгород, ул, Гагарина, 101 Заказ 1175 Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж-35, Раушская нэб., 4/5
