Корреляционное устройство

 

Изобретение относится к специализированным устройствам извлечения информации и служит для определения времени задержки между случайными сигналами. Цель изобретения - упрощение устройства. Устройство содержит регистр 1 сдвига, группу счетчиков 2, группу элементов И 3, группу элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 4, элемент НЕ 5, блок 6 формирования кода задержки, синхронизатор 7, триггер 8, группу регистров 9 сдвига, N-канальный мультиплексор 10, коммутатор 11, элемент ИЛИ 12, элемент И 13, элемент 14 задержки и ключ 15. 2 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (я)з G 06 F 15/336

ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕ

ВЕДОМСТВО СССР (ГОСПАТЕНТ СССР) ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

«с. (21) 4898628/24 (22) 02.01.91. (46) 15.05.93; Бел, N. 18 (71) Радиотехнический институт им. акад.

А,Л.Мин ца (72) Г.Р.Аванесян (56) Авторское свидетельство СССР

N 1051545, кл, G 06 F 15/336, 1982.

Авторское свидетельство СССР

М 1546995, кл. 6 06 F 1.5/336, 1988. (54) КОРРЕЛЯЦИОННОЕ УСТРОЙСТВО

„„5LI „„1815б52 А l (57) Изобретение относится к специализированным устройствам извлечения информации и служит для определения времени задержки между случайными сигналами.

Цель изобретения — упрощение устройства.

Устройство содержит регистр 1 сдвига, группу счетчиков 2, группу элементов И 3, группу элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 4, элемент НЕ 5, блок 6 формирования кода задержки, синхронизатор 7, триггер 8, группу регистров 9 сдвига, N-канальный мультиплексор 10, коммутатор 11. элемент ИЛИ 12, элемент И l3, элемент 14 задержки и ключ

15. 2 ил.

1815652

Изобретение относится к специализи- информационным входом мультиплексора рованным цифровым устройствам извлече- 10, предпоследний разрядный выход региния информации и служит для определения стра 9-(N-1) сдвига соединен с (N-1)-ым инвремени задержки между случайными сиг- формационным входом мультиплексора 10, налами, путем вычисления знаковой карре- 5 выход регистра 9-1 сдвига соединен с инляционной функции. формационным входом регистра 9-2 сдвига

Цель изобретения — упрощение устрой- и даже по правилу: выход регистра 9-1 сдвиства при сохранении прежней точности, га соединен с информационным входом реНафиг.1 показанафункциональнаясхе- . гистра 9-(1+1) сдвига (i — — 1, N-1) нулевой ма заявляемого устройства; на фиг,2.— вре- 10 информационный вход мультиплексора 10 менные диаграммы, иллюстрирующие, соединен с входом X(t) опорного сигнала работу устройства. устройства, выход мультиплексора 10 соеФункциональная схема (фиг,1) содер. динен с информационным входом регистра жит регистр 1 сдвига, группу счетчиков 2-1- 1 сдвига, управляющий вход коммутатора 11

2-N, группу элементов И 3-1-3-N, группу 15 объединен с первым входом элемента И 13 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 4-1-4-N.. и подключен к прямому выходу триггера 8, элемент HE 5, блок 6 формирования кода тактовый вход которого обьединен со вхозадержки, синхронизатор 7, триггер 8, груп- . дом 3 останова синхронизатора и подключепу регистров 9-1-9 -(N-1} сдвига, И-каиаль- ны к выходу 3 начала работы блока 6, выход . ный мультиплексор 10, коммутатор 11. Я0 2 окончания работы которого соединен с элемент ИЛИ 12, элемент И.13, элемент 14 вторым входом элемента И 13, выход котозадержки и многоразрядный кйоч 15. рого соединен с вторым входом элемента

ИЛИ 12,.инверсный. выход триггера 8 через

Первые входы элементов ИСКЛЮЧАЮ- элемент 14 задержки соединен с разрешаюЩЕЕ ИЛИ 4-1-4-N соединены с выходом 25 щим входом ключа 15, многоразрядный инзлемента НЕ 5, вход «оторого является ин- формационный вход которого объединен с формационнмм входом X(t-т ) устройства, адресным входом мультиплексора 10и подвторые входы элементов ИСКЛЮЧАЮЩЕЕ ключен к информационному выходу блока 6, ИЛИ4-1-4-Мсоединеныссоответствующи- . информационные входы которого соединеми разрядными выходами регистра 1 сдви- Ф ны с выходами переполнения соответствуюга, первый вход элемента ИЛИ 12 соединен в1их счетчиков 2-1-2-й, обнуляющие входы с обнуляющим входом 1 блока 6 и является регистра 1 сдвига и триггера 8 подключены обнуляющим входом Р Т. устройства, выход к обнуляющему. входу RST устройства, инэлементаИЛИ12соединенсобиуляющими формационным выходом которого служит входами счетчиков 2-1-2-N, вмходы злвмен- 35 многоразрядный выход ключа 15.. тов И 3-1-3-И соединены со.счетнмми вхо- Временные. диаграммы (фиг.2) содер-. дами соответствуацих счетчиков 2-1-2-И жвт:. выходы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ импульсы RST обнуления устройства

4-1-4-й соединены с первмми входами зле- (фиг.2а), ментов И 3-1-3-М, втормв входы которых 40 импульсСОэапускаустройства(фиг.26), соединены с выходом синхронизатора 7, логические уровни на выходе 3 начала вход 1 запуска которого является входом СО: работы блока 6 (фиг,2в). . запуска устройства, тактовый вход 2 сиихро- тактовые импульсй на выходе синхронизатора 7 соединен с та«товмм входом ре- низатора 7 (фиг.2г); гистра 1 сдвига, тактовый вход которого.45 логические уровни на прямом выходе соединен с выходом коммутатора 11. пер- триггера8(фиг.2д), вый информационнмй вход которого служит - логические уровни на разрешающем первым тактовым входом С К1 устройства, входе ключа 15(фиг.2е), второй информационный вход коммутатора текущий код п на информационном вы. 11 служит вторым тактовым входом О К2 50. ходе блока 6, на этапе грубой оценки п -1 и . устройства, тактовые входы регистров 9-1 — на этапе точной оценки fig-1 соответственно .9-(й-1) сдвига объединены и подключены к (фиг.2ж). второму тактовому входу С1 К2 устройства, Принцип действия устройства (фиг.1) входом X(t) опорного сигнала которого слу- состоит в следующем. жит информационный вход регистра 9-1 55 До начала анализа подачей обнуляющесдвига предпоследний (по направлению гоимпульсана вход.ЯЯТ(фиг.2а)устройство сдвига) разрядный выход которого соеди- устанавливают в исходное состояние. Qneнен с первым информационным входом муль- режающий X(t) i и задержанный на время г типлексера 10, предпоследний разрядный Вы- X(t- т) сигналы поступают на соответствуюход регистра 9-2 сдвига соединен со вторым

1815652 щие входы устройства. в котором непрерывно тактируются регистр 1 сдвига и группа регистров 9 сдвига. При этом мультиплексер 10 коммутирует на вход регистра 1 сигнал X(t) непосредственно с входа устройства, что сопровождается появлением на разрядных выходах регистра 1 задержанных копий X(t). Причем, мультиплексор

11 исходном состоянии подает на тактовый вход регистра 1 последовательность импульсов CLK1 с периодом следования Т >Т, где Tz — период следования импульсов в последовательности CLK2, С приходом на управляющий вход СО (фиг,2б) устройство запускающего импульса начинается первый этап цикла вычислений — этап предварительной грубой оценки положения центрального взаимокорреляционного пика (ЦВКП) с разрешением по времени в Т>. В ответ на запускающий импульс синхронизатор 7 выдает строб-сигнал разрешения записи результатов побитных совпадений с выходом элементов ИСКЛЮЧАЮЩЕЕ ИЛИ группы 4 в счетчики группы

2, что обеспечивается подачей тактовых импульсов на объединенные входы элементов

И группы 3 (фиг.2г). При переполнении одного из счетчиков группы 2 блок 6 формирует сигнал окончания этапа (фиг.2a). который (сигнал) поступает на соответствующий вход синхронизатора 7 (с выхода 3 блока 6 на вход 3 синхронизатора 7). в связи с чем прерывается поступление тактовых импульсов на объединенные входы элементов И группы 3 и устанавливается в единичное состояние триггер 8 (фиг.2д). Кроме того, блок 6, выполняющий помимо прочих функцию шифратора номера канала переполнения, определяет номер канала переполнившегося счетчика и выставляет на адресном входе мультиплексора 10 соответствующий код и>-1 (фиг.2ж). Одновременно на выходе 2 окончания работы блока

6 устанавливается высокий логический уровень, обнуляющий счетчики группы 2. На этом этап грубой оценки заканчивается. результатом которого служит код задержки и ь полученный при разрешении по времени в

Т>. Далее установившийся в единичное состояние триггер 8 переводит коммутатор 11 в положение, разрешающее прохождение на тактовых вход регистра 1 импульсов

CLK2 с периодом Tz. Т.О. регистр 1 переводится в режим работы многообводной ли.нии задержки уже с дискретом задержки в

Т .

Следующий этап — оценка положения

ЦВКП с более высоким разрешением. т.е. с декретом в Tz. При этом сигнал X(t) задерживается в цепочке регистров руппы 9. с

55 одного из разрядных выходов которых он коммутируется на информационный вход регистра 1. Причем. съем сигнала осуществляется с выхода регистра 9-i. если на этапе грубой оценки переполнился счетчик 2-(i 1). указанное позволяет на настоящем этапе испольэовать регистр 1, элементы группы 3, 4 и счетчики группы 2 для корреляционного анализа, уже ни во всем диапазоне допустимых задержек. а только в окружности ранее грубо вычисленного положения ЦВКП. При переполнении одного и счетчиков группы 2 прерывается ведущийся счетчиками счет. а также устанавливается в нулевое состояние триггер 8 (фиг.2д). Последнее приводит к появлению с задержкой во времени отпирающего высокого логического уровня (фиг.2е) на разрешающем входе ключа 15, который передает на выход устройства компоненту п -1 кода задержки.

На этапе грубой оценки вычисляется положение ЦВКП в диапазоне от 0 до (N-1) Ть

На следующем этапе с более высоким разрешением. анализ проводят в диапазоне от ((nl-1)Tl — Tliz) po((nl-1)Tl + Т д), причем и>

= ТЯ. Несложно видеть, что ширина диапазона составляет Т, т.е. дискрет грубой оценки равный Т разбивается на ряд интервалов шириной в Tz. В свою очередь. синтезированная из регистров группы 9 линия задержки должна обеспечить задержку сигТ1 нала X(t) на время ((nl — 1)Tl — -- Т ). Для

Tz обеспечения поставленного условия peTl гистр 9-1 должен содержать — 1 разря2Tz дов, а каждый из регистров 9-2 — 9-(N-1) по

Tl/Tz разрядов. Число разрядов регистра 1, необходимое для перекрытия диапазона

Т1 шириной в Tl:îcòàâëÿåò N = — <-1. Кроме

Т2 тогд необходимым требованием является подключение к информационным входам мультиплексора 10 обязательно предпоследних (по направлению сдвига) разрядов регистров группы 9, последние разрядные выходы которых подключаются к информационным входам следующих в цепочке регистров.

Искомое время задержки т вычисляют по формуле

= (n г-1)T l — — + (nz-1)Тг э Tl где nz — номер переполнившегося канала на этапе точной оценки. Код величины п -1 устанавливается на многоразрядном выходе устройства (фиг,2ж) по окончании второго этапа анализа. Что же касается кода величины nl-1, то он формируется блоком 6 по

1815652

Формула изобретения

Корреляционное устройство, содержащее регистр сдвига, группу счетчиков, группу элементов И, группу элементов

ИСКЛЮЧАЮЩЕЕ ИЛИ, элемент НЕ, группу регистров сдвига, элемент ИЛИ, синхронизатор, элемент И и блок формирования кода задержки, первые входы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ группы соединены с выходом элемента НЕ, вход которого является первым информационным входом устройства, вторые входы . элементов

ИСКЛЮЧАЮЩЕЕ ИЛИ группы соединены с соответствующими разрядными выходами регистра сдвига, первый вход элемента

ИЛИ соединен с обнуляющим входом блока формирования кода задержки и является обнуляющим входом устройства, выходы

55 окончании первого этапа анализа и в течение всего второго этапа хранится в его памяти с выводом на адресную шину мультиплексера 10. Для запоминания указанных кодов — составляющих кода т — могут быть использованы буферные регистры, подключенные к адресной и выходной шинам устройства, Запись информации может осуществляться, например, по строб-импульсу с выхода элемента И 13 в регистр, подключенный к адресной шине и с выхода

2 блока 6 в регистр. подключенный к выходной шине устройства.

Элемент 14 задержки необходим для сдвига момента отпирания ключа 15 на время, в течение которого блок 6 осуществляет поиск переполнившегося канала. Следовательно, вносимая элементом 14 задержка зависит от быстродействия блока 6 и может быть задана как сз N t(Т вЂ” период следования тактовых импульсов внутреннего тактового генератора блока 6), В качестве многоразрядного ключа 15 могут быть использованы либо. многоканальные коммутаторы типа 176 КТ1 и 561

КТЗ, либо группа элементов 2И, одни входы которых объединены и составляют вход разрешения ключа, а другие входы служат информационными входами.

Технико-экономическая эффективность устройства по сравнению с прототипом состоит в снижении аппаратурного объема за счет исключения из его состава одного из двух многоканальных блоков корреляции, .являющихся наиболее емкими узлами устройства (в устройстве-прототипе, исключенный блок показан как блок 10). элементов И группы соединены со счетными входами соответствующих счетчиков группы, выходы элементов ИСКЛЮЧАЮЩЕЕ

ИЛИ группы соединены с первыми входами элементов И группы, вторые входы которых соединены с выходом синхронизатора, вход запуска которого является выходом запуска устройства, тактовые входы регистров сдвига группы объединены и подключены к первому тактовому входу устройства, о т л и ч аю щ е е с я тем, что, с целью упрощения, в него введены мультиплексор, коммутатор, триггер, элемент задержки и ключ, выход которого является информационным выходом устройства, вторым информационным входом которого является информационный вход первого регистра сдвига группы, (N-1)й разрядный выход j-го регистра сдвига группы соединен с одноименным информационным входом мультиплексора (i = 1,N-1;

N — число каналов мультиплексора), выход

j-го регистра сдвига группы (j = 1,N-2) соединен с информационным входом (j+1)-го регистра сдвига группы, нулевой информационный вход мультиплексора соединен с входом опорного сигнала устройства. выход мультиплексора соединен с информационным входом регистра сдвига, тактовый вход которого соединен с выходом коммутатора, первый и второй информационные входы которого являются соответственно первым и вторым тактовыми входами устройства, управляющий вход коммутатора объединен с первым входом элемента И и подключен к прямому выходу триггера, тактовый вход которого объединен с входом останова синхронизатора и подключен к выходу начала работы блока формирования кода задержки, выход окончания работы которого соединен с вторым входом элемента И, выход которого соединен с вторым входом элемента И, выход которого соединен с вторым входом элемента ИЛИ, инверсный выход триггера через элемент задержки соединен с управляющим входом ключа, информационный вход которого обьединен с адресным входом мультиплексора и подключен к информационному выходу блока формирования кода задержки, информационные входы которого соединен с выходами переполнения соответствующих счетчиков группы, обнуляющие входы регистра сдвига и триггера подключены к обнуляющему входу устройства, выход элемента

ИЛИ соединен с обнуляющими входами счетчиков группы.

1815652

S(Составитель Г. Аванесян

Техред M.Моргентал Корректор M. Максимивинец

Редактор

Заказ 1637 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35. Раувская наб., 4/5

Производственно-издательский комбинат "Патент". г. Ужгород, ул.Гагарина, 101