Устройство для сравнения кодов

Авторы патента:

G06F7/04 - определение тождественности, например сравнение равных или неравных величин

Изобретение относится к автоматике и вычислительной технике и может быть использовано в системах приема дискретной информации. Цель изобретения - повышение достоверности сравнения последовательного десятиразрядного кода. Устройство содержит счетчики 1 и 2. генератор импульсов 3, формирователь импульсов 4. мультиплексор 5, элементы НЕ 6, И-НЕ 7, элемент сравнения 8, триггеры 10-12, элемент И 9, дешифратор формата кода 13 и элемент ИЛИ-НЕ 14. Стартовый бит выделяемого последовательного кода запускает формирователь импульсов 4, который включает счетчик 1, и фиксируется на триггере 10. Счетчик 1 с генератором 3 формирует стробирующие импульсы, подсчитываемые счетчиком 2. Счетчик 2 через мультиплексор 5 последовательно спрашивает биты эталонного кода и сравнивает их на элементе 8 сравнения. При совпадении бит эталонного и выделяемого кодов триггер 12 остается в нулевом положении, а после приема всех бит сравниваемого кода триггер 11 устанавливается в состояние 1, свидетельствующее о совпадении кодов. В случае несовпадения бит сравниваемых кодов срабатывает триггер 12, триггер 11 остается в состоянии О. 2 ил. сл

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (siis G 06 F 7/04

ГОВУДАРСТВЕНЗЮЕ ПАТЕНТНОЕ

ВЕДОМСТВО СССР (ГОСПАТЕНТ СССР) ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ПАТЕНТУ

К (21) 4879532/24 (22) 01.11.90 (46) 23.06.93. Бюл. № 23 (71) Научно-производственное обьединение

"Кибернетика" (72) Ю.П. Рукоданов, Г.Н. Ковалевский, Л,В.

Друзь и В.Н. Царенков (73) Совместное советско-итальянское предприятие "Нейрома" (56) Авторское свидетельство СССР

¹ 1043631, кл. G 06 F 7/02, 1983.

Авторское свидетельство СССР

¹ 785866, кл. G 06 F 7/02, 1978. (54) УСТРОЙСТВО ДЛЯ СРАВНЕНИЯ КОДОВ (57) Изобретение относится к автоматике и вычислительной технике и может быть использовано в системах приема дискретной информации. Цель изобретения вЂ” повышение достоверности сравнения последовательного десятиразрядного кода.

Устройство содержит счетчики 1 и 2, генера. Ы „„1823929 А3 тор импульсов 3, формирователь импульсов

4, мультиплексор 5, элементы НЕ 6, И-НЕ 7, элемент сравнения 8, триггеры 10-12, элемент И 9, дешифратор формата кода 13 и элемент ИЛИ-НЕ 14. Стартовый бит выделяемого последовательного кода запускает формирователь импульсов 4, который включает счетчик 1, и фиксируется на триггере 10.

Счетчик 1 с генератором 3 формирует стробирующие импульсы, подсчитываемые счетчиком 2. Счетчик 2 через мультиплексор 5 последовательно спрашивает биты эталонного кода и сравнивает их на элементе 8 сравнения. При совпадении бит эталонного и выделяемого кодов триггер 12 остается в нулевом положении, а после приема всех бит сравниваемого кода триггер 11 устанавливается в состояние "1", свидетельствующее о совпадении кодов. В случае несовпадения бит сравниваемых кодов срабатывает триггер 12, триггер 11 остается в состоянии "0". 2 ил.

1823929

55 ный вход триггера 11.

Изобретение относится к автоматике и вычислительной технике и может быть использовано о системах приема дискретной информации.

Целью изобретения является повышение достоверности сравнения последовательногоо десятираэрядного кода.

Функциональная схема устройства приведена на чертеже фиг.1, временная диаграмма его работы вЂ” на фиг,2, Устройство содержит счетчик-делитель

1, счетчик 2, генератор 3 импульсов, формирователь 4 импульсов, мультиплексор 5, элемент НЕ 6, элемент И-НЕ 7, элемент 8 сравнения, элемент И 9, второй триггер 10, третий триггер 11, первый триггер 12, дешифратор 13 формата кода, элемент ИЛИНЕ 14, входы 15 эталонного кода, выход 16 сигнала сравнения, вход 17 последовательного кода, выход 18 сигнала несраонения, выход 19 сигнала окончания сравнения, Элементы устройства могут быть выполнены, например, на микросхемах 564-й серии.

Устройство работает следующим образом.

После включения питания формирователь 4 устанавливается в исходное состояние. Единичный сигнал с его инверсного выхода удерживает в нулевом положении счетчик-делитель 1, нулевой сигнал с прямого выхода подается на вход элемента ИЛИНЕ 14. В исходном состоянии триггер 10 установлен в единичное состояние. Триггер

10 нулевым сигналом с инверсного выхода закрывает элемент И 9, единичным сигналом с прямого выхода подготавливает к открыванию элемент И-НЕ 7, удерживает в нулевом положении счетчик 2, триггеры

12,11. Эталонный параллельный код постоянно подан на информационные входы мультиплексора 5. Выделяемый последовательный код, например, адрес абонента, поступает по шине 17. Формат байта последовательного кода при асинхронном способе передачи представлен на фиг.2а и сопровождается стартовым битом (лог.О) и завершается стоповым битом (лог,1) длительностью в два бита.

По срезу стартового бита включается формирователь 4, формирующий импульс (фиг,2б), длительностью превышающий длительность байта поступающего кода. Интервал между байтами последовательного кода превышает длительность импульса формирователя 4. После срабатывания формирователя 4 снимается сигнал сброса со счетчика-делителя 1 и с выхода элемента

ИЛИ -НЕ 14. Счетчик-делитель 1 с генератором 3 формируют стробирующие импульсы (фиг.2о), сдвинутые оо времени к середине сравниваемых бит информации, Частота генератора 3 и коэффициент деления счетчика-делителя 1 выбираются с учетом известной скорости передачи последовательных кодов по шине 17. Стробимпульсы подаются на счетный вход счетчика 2, входы элементов И 9, И-НЕ 7. На выходе элемента

И-НЕ 7 формируется импульс (фиг.2о), который фиксирует стартовый нулевой бит на триггере 10, устанавливая его в нулевое положение (фиг,2к). Триггер 10 подготавливает к открыванию элемент И 9, закрывает элемент И-НЕ 7 и снимает сигнал сброса со счетчика 2 и триггеров 11,12. Счетчик 2 считает число бит по сигналу стробимпульсов счетчика-делителя 1 (фиг,2г,д,е,ж). Первые три разряда счетчика 2 управляют адресными входами мультиплексора 5, нулевой сигнал с четвертого выхода счетчика 2 подается на вход разрешения мультиплексора 5. Нулевой сигнал с четвертого выхода счетчика

2 через элемент НЕ 6 подготавливает к открыванию элемент И 9.

Мультиплексор 5 последовательно подключают биты параллельного эталонного кода к одному входу элемента 8 сравнения, на другой вход которого подаются биты сравниваемой последовательности с шины

17. При совпадении сравниваемых бит элемент 8 не формирует выходной сигнал (фиг.2з) и на информационный вход триггера 12 подаются нулевые сигналы. Стробимпульсы счетчика-делителя через элемент И

9 (фиг,2м) подаются на тактовый вход триггера 12, который остается в нулевом положении (фиг.2и). После сравнения восьми бит, включая контрольный, единичный сигнал с четвертого выхода счетчика 2 закрывает мультиплексор 5 и через элемент НЕ 6вЂ” элемент И 9, и подготавливает к открыванию дешифратор 13. Дешифратор 13 декодирует число "10" и формирует сигнал при поступлении десятого стробимпульса, т,е, десятого бита (фиг.2н). Этот сигнал подается на тактовый вход триггера 11 и устанавливает его о единичное состояние (фиг.2л), Единичный сигнал с выхода триггера 11 свидетельствует о совпадении сравниваемых кодов и выдается по выходу 16 во внешнее устройство. По окончании импульса формирователя 4 сбрасывается о нуль счетчик-делитель 1. В случае несоопадения бит сравниваемых кодов на выходе элемента 8 сравнения формируется единичный сигнал и текущий стробимпульс через элемент И 9 устанавливает триггер 12 в единичное состояние, Триггер 12 закрывает элемент И 9 и подает нулевой сигнал на информацион1823929

С прямого выхода триггера 12 через выход 18 устройства выдается сигнал несравнения во внешнее устройство. После этого десятый импульс с выхода дешифратора 13 устанавливает триггер 11 в нулевое состояние, свидетельствующее о несовпадении сравниваемых кодов, Сигнал с выхода 19 устройства указывает на завершение операции сравнения. После окончания импульса формирователя 4 устанавливаются нулевые сигналы на входах элемента ИЛИ-НЕ 14, на выходе которого формируется единичный сигнал. Этот сигнал снова устанавливает триггер 10 о единичное состояние, при этом сбрасываются в нуль счетчик 2, триперы

11,12. устройство возвращается о исходное состояние и готово к анализу следующего последовательного кода. В случае, если к моменту оключения устройства на шине 17 уже присутствуют биты какого-либо байта и формирователь 4 сработает от текущего нулевого бита. устройство выявит несраонение кодов и зател1 установится о исходное состояние для анализа следующей посылки кодовой последовательности.

Формула изобретения

Устройство для сравнения кодов, содержащее генератор импульсов, элемент И, элемент НЕ, формирователь импульсов, три триггера, счетчик, выходы разрядов которого, кроме старшего, соединены с адресными входами мультиплексора, а выход старшего разряда счетчика вЂ” с управляющил1 входом, информационные входы которого являются входами эталонного кода устройства, выход мультиплексора соединен с первым входом элемента сравнения, выход элемента И соединен с синхровходом первого триггера, о т л и ч à Io щ е е с я тем, ч. о, с целью повышения достоверности сравнения последовательного десятираэрядного кода, о него введены счетчик-делитель, дешифратор формата кода, элементы И-НЕ, ИЛИ-НЕ, причем вход последоватольного кода устройства соединен с вторым входом элемен5 та сравнения, информационным входом второго триггера и входом формирователя импульса, прямой выход которого соединен с первым входом элемента ИЛИ-НЕ, инверсный выход вЂ” с входом установки в "0" счет10 чика-делителя, счетный вход которого соединен с выходом генератора импульсов, а выход старшего разряда вЂ” с первым входом элемента И-НЕ, первым входом элемента И и счетным входом счетчика, выходы

15 разрядов которого соединены с входами дешифратора формата кода, выход которого соединен с выходом окончания сравнения устройства и синхровходом третьего триггера, выход старшего разряда счетчика через

20 элемент НЕ соединен с вторым входом элемента И, третий вход которого соединен с информационным входом третьего триггера

11 инверсным выходом первого триггера, информационный вход которого соединен с

25 выходом элемента сравнения, прямые выходы первого и третьего триггеров являются соответственно выходами сигналов несравнения и сравнения устройства, прямой выход третьего триггера соединен с вторым

30 входом элемента ИЛИ-НЕ, выход которого соединен с входом установки в единичное состояние второго триггера, инверсный выход которого соединен с четвертым входом элемента И, прямой выход вЂ” с входами уста35 ноекп о "0" счетчика, первого и третьего триггеров и вторым входом элемента И-НЕ, выход которого соединен с синхрооходом третьего триггера, вход установки в "0" которого и входы установки в единичное со40 стоя ни". первого и второго триггеров со: динаны с входом логического нуля устройства.

1823929

Ти, 2

Составитель Л. Друзь

Техред М. Моргентал Корректор Н. Милюкова

Редактор О. Стенина

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101

Заказ 2195 Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Изобретение относится к автоматике и вычислительной технике и может быть использовано для сортировки чисел путем сравнения с нечетким числом

Устройство для сравнения двоичных чисел // 1805463

Изобретение относится к автоматике и вычислительной технике и предназначено для сравнения трех двоичных чисел с выбором максимального, минимального или среднего из них

Модуль для вычисления булевых функций // 1803908

Устройство для сравнения двух нечетких величин // 1791815

Изобретение относится к специализированным средствам вычислительной техники и может быть использовано для определения степени достоверности реализации нечетких отношений между двумя нечеткими величинами

Устройство для сравнения двоичных кодов // 1784965

Изобретение относится к автоматике и вычислительной технике, может быть использовано в модулях обмена с периферийными устройствами и в контрольно-проверочной аппаратуре при анализе достоверности передачи информации с последующей ее коррекцией

Устройство для вычисления булевых дифференциалов // 1777132

Изобретение относится к цифровой вычислительной технике и может быть использовано для аппаратной поддержки 8, вычислений в системах автоматизированного анализа и синтеза цифровых автоматов, при их диагностике и контроле, при анализе комбинационных схем, для исследования статических и динамических ограничений при их проектировании

Устройство для ранговой фильтрации // 1774327

Изобретение относится к области вычислительной техники и может быть использовано в специализированных вычислительных устройствах при обработке массивов данных в реальном масштабе времени,в частности.в автоматизированных системах обработки изображений, Цель изобретения - расширение функциональных возможностей устройства за счет вычисления оценок результата операции экстремальной фильтрации

Устройство для сравнения чисел // 1764049

Изобретение относится к вычислительной технике, автоматике, измерительной технике и может быть использовано в различных логических, управляющих, программных,вычислительных и других устройствах

Устройство для сравнения @ -разрядных чисел // 1755274

Изобретение относится к автоматике и вычислительной технике и может быть использовано в узпах управления и контроля

Устройство для определения экстремальных чисел // 1753468

Изобретение относится к технической кибернетике и может быть использовано для построения технических средств классификации , поиска информации и автоматизации принятия решений в нечетких условиях

Устройство для ранговой фильтрации структурных сигналов // 2101756

Изобретение относится к вычислительной технике, в частности к специализированным устройствам для обработки массивов информации в реальном масштабе времени, и может быть использовано в автоматизированных системах обработки изображений

Электронная система безопасности // 2145378

Изобретение относится к электронной системе блокировки для контроля доступа к множеству ячеек

Устройство отождествления наборов данных // 2427884

Изобретение относится к вычислительной технике и радиолокации и может быть использовано в многопозиционных угломерных системах

Детектор последовательности кодов с допусками // 2069890

Изобретение относится к устройствам для обработки данных с воздействием на содержание обрабатываемых данных и может быть использовано в системах передачи и обработки дискретной информации, использующей дублирование

Обнаружитель комбинации двоичных сигналов // 2096822

Изобретение относится к области связи и может быть использовано в приемных устройствах для обнаружения комбинации двоичных сигналов известного вида при неизвестном моменте ее прихода в потоке двоичных сигналов, сопровождаемых тактовыми импульсами

Устройство для сравнения кодов // 2006913

Изобретение относится к устройствам ВТ, а точнее к устройствам сортировки данных

Сигнализатор заданного значения частоты объекта // 1824634

Устройство для поиска числа, ближайшего к заданному // 1835206

Изобретение относится к автоматике и вычислительной технике и может быть использовано в цифровых вычислительных системах, например в системах, осуществляющих контроль радиационной обстановки окружающей среды

Устройство для вычисления логических производных многозначных данных // 1837277

Устройство для сравнения чисел в системе остаточных классов на основе интервально-позиционных характеристик // 2557444

Изобретение относится к вычислительной технике и предназначено для выполнения операции сравнения двух чисел, представленных в системе остаточных классов. Техническим результатом является повышение быстродействия и обеспечение контроля корректности результата операции сравнения. Представленные положения обеспечиваются за счет использования новой интервально-позиционной характеристики модулярной арифметики, которая аппроксимирует с двух сторон относительную величину числа в модулярном представлении. Устройство содержит группы входных регистров для хранения сравниваемых модулярных чисел, блоки вычисления интервально-позиционной характеристики, блок поразрядного сравнения модулярных чисел, блоки проверки правильности интервально-позиционных характеристик, блок сравнения интервально-позиционных характеристик, двухвходовой двоичный дешифратор. 4 ил.