Цифровой коррелятор

 

Изобретение относится к области измерительной и вычислительно/t техники v может быть использовлчо при анализе случайных процессов. Цель изобретения - повышение быстродействия. Коррелятор содержит аналого-цифровые преобразователи , делители, триггеры, блок задержки, блоки умножения, блоки усреднения, группы блоков вычисления автокорреляционной функции, элемент И, блоки вычисления максимальных значений, блоки деления, блоки аналого-цифровых преобразователей, регистры и преобразователи частоты в фазовый сдвиг. 3 ил.

СОГОЗ СОВЕ СКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (5t) 6 06 F 15/336

ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕ

ВЕДОМСТВО CCCP (ГОСПАТЕНТ СССР) ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4892588/24 (22) 19.12,90 (46) 30.06.93. Бюл. М 24 (72) В.Н.Пехота, И,И.Обод, Н.К. Бондарь и Н.И.Лисаевич (56) Авторское свидетельство СССР

М 1201846, кл. G 06 F 15/336, 1984, (54) ЦИФРОВОИ КОРРЕЛЯТОР (57) Изобретение относится к области измерительной и вычислительно, техники и может быть использовано при анализе

Изобретение относится к области измерительной и вычислительной техники и может быть использовано для измерения функции взаимной корреляции между двумя случайными процессами, задержанными один относительно другого.

Целью изобретения является повышение быстродействия.

На фиг.1 приведена структурная схема коррелятора; на фиг,2 — структурная схема анализатора; на фиг.3 — структурная схема возможного варианта блока корректировки фазы.

Цифровой коррелятор (фиг,1) содержит первый 1 и второй 2 аналого-цифровые преобразователи (АЦП), генератор тактовых импульсов 3, элемент И 4, первый 5, второй 6 и третий 7 делители, первый 8 и второй 9 триггеры, первый 10 и второй 11 анализаторы, первый 12 и второй 13 преобразователи частоты в фазовый сдвиг, блок задержки 14, М блоков 15 умножения и M блоков 16 усреднения... Ы 1824642 А1 случайных процессов. Цель изобретения— повышение быстродействия. Коррелятор содержит аналого-цифровые преобразователи, делители, триггеры, блок задержки, блоки умножения, блоки усреднения, группы блоков вычисления автокорреляционной функции. элемент И, блоки вычисления максимальных значений, блоки деления, блоки аналого-цифровых преобразователей, регистры и преобразователи частоты в фазовый сдвиг. 3 oil.

Каждый анализатор (10 и 11 — фиг.2) содержит блок 17 аналого-цифровых преобразователей, блок 18 деления, блоков 19 вычисления автокорреляционной функции, блок 20 вычисления максимальных значений и регистр 21.

Каждый блок 19 (фиг.2) содержит регистр 22, L корреляционных узлов 23 и сумматор 24.

Каждый преобразователь частоты в фазовый сдвиг 12. 13 (фиг.3) содержит первый

25, второй 26, третий 27, четвертый 28 и пятый 29 перемножители, постоянное запоминающее устройство (ПЗУ) 30, счетчик 31, первый 32 и второй 33 функциональные преобразователи, сумматор 34 и вычитатель 35.

Элементы цифрового коррелятора (фиг.1) соединены следу.ощим образом.

Вход запуска коррелятора соединен с

S-входом первого 8 триггера и с S-входом второго триггера 9, R-вход которого соединен с входами обнуления первого 10 и второго 11 анализаторов преобразователей 12 и 13, а также с выходом второго делителя 6, 1824642 вход обнуления которого соединен с прямым выходом второго триггера и с вторым входом элемента И 4, первый вход которого соединен с выходом генератора тактовых импульсов 3 и с счетным входом первого делителя 5, вход обнуления которого соединен с инверсным выходом второго триггера

9, а выход — с тактовыми входами первого 1 и второго 2 АЦП. преобразователей 12 и 13 и с счетным входом третьего делителя 7, выход которого соединен с R-входом первого триггера 8, прямой выход которого соединен с входом обнуления третьего делителя

7 и с входом разрешения работы генератора тактовых импульсов 3, а первый вход коррелятора соединен с информациснным входам первого АЦП 1 и (. информзционнь(м нходом первого анализатора i0, счетный вход которого соединен с выходом элемента

И 4, со счетным входом второго анализатора

11 и с счетным входом второго делителя б, а управляющие выходы — с управляющими входами преобразователя 12, информационный вход которого соединен с выходол1

АЦП 1, а инфор:.зционный выход — с входом блока 14 задержки, выходы которого соединены с вторыми входами соответствующего блока 15, первые входы которых соединены с информационным выходом второго преобразователя 13, информационный вход которого соединен с выходам второго АЦП 2, а упрзнлясо(цие входы — с управляющими выходами второго анализатора 1I, информа(,(.анный вход которого соединен с входом второго ЛЦП 2 и с вторым входом корреля тора, выходы которого соединены с соответствующими выходами блоков 16 усреднения, выходы которых соединены с выходами соответствующих блоков 15 умножения.

Цифровой коррелятор (фиг.1) рабогает следующим образом.

Процесс вычисления взаимной корреляционной функции осуществляется в дна цикла.. В первом цикле осуществляется вычисление частот Доплера сигналов, поступающих на первый и второй входы, а во втором цикле вычисление взаимной корреляционной функции поступающих сигналов со скомпенсиронзнной частотой Доплера.

При поступлении импульса запуска на вход запуска триггеры 8 и 9 устанавливается ве,диничное сас ояние, Установление триггера 8 в единичное состояние разрешает работу делителя 7 и генератора тактовых импульсов 3, Ус1 зновление триггера 9 в единичное состояние разрешает работу делителя 6 и элемента И 4. Генератор тактовых импульсов 3 формирует на своем выходс импульсы высокой члс1отьi 3 .i импульсы

55 проходят через элемент И 4 и поступают на счетные входы первого 10 и второго 11 анализаторов и делителя 6. Входные сигналы, поступающие на входы коррелятора, проходят на информационные входы перво(о 10 и второго 11 анализаторов. В анализаторах 10 и 11 происходит вычисление частоты Доппера входных сигналоь. Па окончании первого цикла вычисленип, т,е. при поя.злении импульса на выходе делю еля б,в анализаторах

10 и 11 осуществилось вычисление частоты

Доплера поступзкгщих сигналов, и ее код появляется на управля(ощих выходах анализаторов.

При появлении импульса на вь(ходе делителя 6 он поступает н". входы обнуления анализаторов 10 и 11, где обеспзчииае(перепись кода частоты Доплера в выходной регистр нз входы обнуления преобразователей 12 и 13 и переключает триггер 9 в нулеопе состояние.

Переключение триггера 9 в нулевое состояние запрещает работу делителя 6 и элемента И 4 и разрешае(работу делителя 5.

Нз выходе делителя 5 образуются импульсы тактовой час(оты с частотой, определяемой частотой Кат(.л,Hиковэ. Импульсы с выхода делителя 5 по(;1упзк (нз счетный вход делителя 7 и на -w(o.;ûe входы АЦП 1 и 2 и прообраз(:на(елей 12 и 13 l3 ЛЦП па импульсам та-.та осуществляеl(: пр(образование входных знала(оных си(н", (o", n цифpooои кад. Цифроныe r(1д(.((; н(ь(одаo

ЛЦП 1 и 2 поступаю на н; оды преабрзэовзтелеи 12 и 13, в которых па кодам управления с выходов анализа (оров осуществляется коррекция фазы цифросых отсчетов так, что осуществляется коррекция фазы — кол пенсация частоты Даплерз входных сигналов.

Таким Образом, нз выходе пр"..Образовз телей выходные сигналы не содержат частоты Доплера. Выходные сигналы преобразователя 12 поступают на входы блока 14 задержки, имеющего M отводаэ, где М вЂ” число вычиспяел(ых орцинат взаимной корреляционной функции, Цифровые отсчеты с выходом блока 14 задержки и с выходов преобразователя 13 перемножзются в блоках 15. Выходные результаты перемножения поступают на входы Gflovoo усреднения 16, в ко1орых и осущес1вляет(.я накопление результатов перемножения. По окончании накопления, т.е. при появлении импульса на выходе делителя 7 три(гер 8 устанавливается в нулевое состояние чем и заканчивается процесс работы коррелятора, Результаты вычисления взаимной корреляционной функ (, и рз60TH при этом хранятся в блока:. 16 и пос(упз (ii нз ныхпд

1824642

10

20 коррелятора, Если необходима оценка раз ности доплеровских частот поступающих сигналов, то управляющие выходы анализаторов 10 и 11 подводятся до вычитэтеля (на фиг.1 не показан) и с его выходов и снимается разность доплеровских ча тот.

В дальнейшем работа цифрового коррелятора аналогична, Рассмотрим работу отдел ь н ых элементов цифрового коррелятора. Анализатор 11 (фиг.2) работает следующим образом.

Математический алгоритм работы анализатора основан на следующем. Предположим, что сигнал, принимаемый приемником, можно записать в следующем виде

S(r) - $оехр(1(в t) + (р } + n(t), (1) î где в (1 — — ) вь — угловая частота, смес щенная за счет эффекта Доплера; vp — скорость движения постановщика помех, S<— скорость распределения радиоволн, у)— фаза, n(t) — аддитивная помеха в полосе пропускэния приемника.

В случае монохроматического сигнала радиопомех уравнение (1) без n(t) дает следующую автокорреляционную функцию

R((r) => Т S(t) S+ (t+ r)dt = So exp

-т ((т)) (2) где 2Т вЂ” интервал интегрирования, т- время задержки, (х ) — комплексное сопряжение.

Для получения точного результата определим фазоврэщательную эвтокорреляционную функцию В(т) следующим образом т

R(r )- S S(t) Si (г+т)d т, (3)

-т

Sigt+ т) = S(t+ т)ехр(- т p); (4) у =вт. (5) где р прогнозируемое вращение фазы при (t+r ), Й вЂ” прогнозируемая угловая частота в данный период.

Подставляя уравнения (1), (4) и (5) в (3), получаем:

R(r) - Sp ехр(!(в — в) r } - N(r ), (6) где N(r) означает вклад шума n(t) в уравнение (2).

Как следует из (6), когда прогнозируемая угловая частота (в ) не совпадает с действительными значениями, реальная часть изменяется со временем задержки

r . Исследуя и, мы можем найти истинную в, когда реальная часть автокорреляционной функции остается константой Яо при любом времени задержки. Поскольку в реальных условиях существует шумовой эффект

55 г4(r), то мы можем полу (ц(.л1 в. до

Я (r) =г — f(RPal R (гф гтк в ъ г\

wax в в. (7)

Таким образом, в основе алгоритма функционирования заявленного устройства. т.е. анализатора, лежит выражение (7).

При поступлении импульсов нэ счетный вход анализатора они проходят на счетный вход блока 18 деления. На выходе каждого из делителей блока 18, за счет различного коэффициента деления, образуются частоты квантования с различным периодом КВВНТо вэния, Импульсы квантования с выходом делителей 18 поступают на свой канал обработки, который состоит из аналого-цифрового преобразователя блока 17 и блока 19, В каждом блоке 19 осуществляется вычисление эвтокорреляциочной функции при различных дискретэх дискретизации. В регистре

22 осуществляется задержка цифровых отсчетов, а в корреляционных узлах 23 осуществляется перемножение поступающих отсчетов и накопление результатов перемножения. Выходные значения с выходов корреляционных узлов 23 поступают нэ сумматор 24, в котором и происходит вычисление, т.е. выделяется результат по выражению P), L выбирается в соответствии с требуемым значением rR . Выходные коды с блоков 19 поступают нэ входы блока 20 определения максимума, который определяет код канала с максимальным значением кода, т,е. на выходе блока 20 вырабатывается код ординаты с максимальным выходным кодом, а в соответствии с выражением <7) этим определяется тот канал, в котором частота дискретизации наиболее точно совпала с в . Этот канал, т,е. его код с выхода блока 20, по импульсу, поступающему на вход обнуления анализатора, переписывается в выходной регистр 21 и выдается на выход анализатора. Корреляционный узел

23 реализуется на перемножителе и накопительном сумматоре. Устройство определения максимума может быть реализовано на устройствах сравнения, элементах И и

ИЛИ.

Преобразователь 12 (13) (фиг.3) работает следующим образом.

Он может быть реализован по различным схемам. Одна из них и приведена на фиг.3. Она показана для того случая, когда имеется два квадратурных канала обработки. Если их нет (т.е, имеется только один

1824642

10 вход), 1о они мо1уг быть реализованы по схеме, приведенной в (4), Таким образом, расквадратурить каналы можно и после АЦН.

Работу преобразователя рассмотрим, когда имеются два квадратурных канала (фи г,5).

На управляющие входы преобразователя поступает код канала с максимальной подобранной частотой. Этот код поступает на адресные входы ПЗУ 30, в котором осуществляется преобразование входного кода частоты значение фазового сдвига. Для этого преобразования осуществлен табличный принцип преобразования, нашедший в настоящее время широкое применение. Код фазового сдвига с выхода ПЗУ 30 поступает на перемножитель 29, в котором происход«- «еремножение этого кода с постоянно возрастающим кодом счетчика 31, Так«м образом, на выходе перемножителя 29 происходит вычисление фазового сдвига с постоянно возрастающим значением по времени от начала преобразования, Этим и происходит устранение постоянно возрастающего сдвига фазы под действием час1оты Доплера.

Известно (4), что это изменение фазы

l i7" 1 лексногс с«гнала с цифровой форме можит осуществить путем умножения каждого выборочного значения А = Aexpg фь } -"

=А " jAs второго сигнала на комплексное число В =- ВехрЦ Лр } = Вс+ !В,, определяющее величину изменения (поворота) фазы Лу .

Поэтому эти операции выполняются одн«м и TON же комплексным умножителем, формирующим произведение

Af3 + ABexp(j(Фь + Alp)} - (АсВс—

-AsBs) +J(AcBs + AsBc).

В соответствие с этим выражением в первом функциональном преобразователе

32 осуществляется вычисление cos Л р, а в функциональном преобразователе 3 осуществляется вычисление sin Ь р . На выходак блока получаются результаты вычислений по указанному выражению. В дальнейшем работе блока аналогична, Остальные элементы цифрового коррелятора по техническому построению не сложны и они описаны в существующей технической литературе. Синхронизация работы отдельных элементов коррелятора может быть осуществлена импульсами, имеющимися в корреляторе (при необходимости они могут быть задержаны элементами задержки).

Предлагаемое техническое решение направлено на улучшение конкретных техниl5

50 ческих характер«стик ц11фровнх корреляторов.

В прототипе для вычисления вэа«мной корреляционной функции требуется провести К циклов. В заявленном же устройстве при полностью одинаковых функциях, как и в прототипе, необходимо провести всего два цикла, Таким образом, быстродействие заявленного устройства по сравнен«ю с базовым обьектом повышаетсл в К(2 раз.

Формула изобре1ения

Цифровой коррелятор, содержащий генератор тактовых им«ультял дка аналогоц«фровых преобразователя, 1р«дел«телл, первый триггер, блок задерх.."7, блоки умножения и блоки усреднен«я, причем ««формационные входы первгн о «второ о аналого- цифровых преоб разо в ат «лей л лл;— ются одноименными информацион«,IM« входами коррелятора, выходы блока задержки соединены с первым«входами блоков умножения, выходы которых подключены к входам блоков усреднения, вылоды ко I opex явлл1отся выходами коррелятора, входом запуска которого является S-вход первого триггера, выход генератора тактовых «мпульсов подключен к первому входу первого делителя, выход которого соединен с тактовым входом первого аналого-ll«I1 fl0IIc,cO преобраэоват-ля, о т л и ч а и щ «A r я тем, что, с целью повышения быстродейс1н«л, в него введены две группы блоков вычисления автокорреллционной функции, элемент

И, два блока вычисления максимальных значений, два блока деления, два блока аналого-цифровых преобразователей, два регистра, два преобразователя I"-сli)lb в фазовый сдвиг и второй триггер, S-вход которого соединен с входом эат1ускл коррелятора, а прямой выход — с. первым входом второго делителя и первым входом элемента И, второй вход которого подключен к выходу генератора тактовых импульсов, а выход соединен с первыми входами первого и второго блоков делителя и с вторым входом второго делителя, выход которого подключен к обнуляющим входам преобразователей частоты в фазовый cp B«I и синхровходам регистров, к вторым входам блоков делителей и к R-входу второго триггера, инверсный выход которо1о соединен с вторым входом первого делителя, выход которого подключен к тактовым входам второго аналого-ц«фрового преобразователя, преобразователей частоты в фазовый сдвиг и к первому входу третье1о делителя, выход которого соединен с Н-вхо дом первого триггера, прямой внход кото рого подключен к второ, у входу 1рет1е;.

182л642 делителя и к входу останова генератора 1экТоВНх импульсов, выход которого соединен

С ВТОРЫМ ВХОДОМ ЭЛЕМЕНта И, ПЕПЯЫй И ВтоРОй ИНфОРМаЦИОННЫЕ ВХОДЫ кОРРЕЛЯтОРЭ соединены соответственно с информационными входами первого и второго блоков аналого-цифровых преобразователей. синхровходы которых подключены к выходам со ответственно первого и второго блоков делителей, выходы первого и второго блоков аналого-цифровых преобразователей соединены с входами блоков вычисления автокорреляционной функции Одно,енной группы, выходы блоков вычисления автокорреляционной функции первой и второй групп подключены соответственно к входам Одноименных блокOB вычисления

MoKcI",ìàëüíûõ значений, выходы первого и эторсч0 блоков вычисления максимальных знэч(.ний соединены соответственно с ин5 фпр" ационными входами одноименных реги<., роя, выходы которых подключены к входам задания частоты Доплера одноименных преобразователей частоты в фазовый сдвч, информационные входы которых

10 соединены с выходами одноименных аналого-цифровых преобразователей. выход первого преобразователя частоты в фазовый сдвиг соединен с информационным входом блока задержки, выход второго преобразо15 ээтеля частоты в фазовый сдвиг подключен к вторым входам блоков умножения группы.

1824642

Составитель И. Обод

Редактор С. Кулакова Техред М.Моргентал Корректор Н. Кошеля

Заказ 2226 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент". г. Ужгород, ул. Гагарина, 101